張 睿

（無錫商業(yè)職業(yè)技術(shù)學院，江蘇 無錫214000）

本研究涉及的DC－DC降壓芯片由保護電路、第一級LDO（3．6 V）模擬供電電路、二階溫度補償基準電路、LDO（5 V）數(shù)字供電電路、誤差放大器、振蕩器、高端功率管電流采樣放大器、PWM比較器、PWM邏輯電路、驅(qū)動電路、低端功率管過零電流比較電路等電路單元構(gòu)成。本文主要介紹了芯片的使能保護電路模塊的設(shè)計。

1 使能保護電路

使能模塊輸入使能控制信號，控制內(nèi)部各個模塊工作。本設(shè)計中使能控制有兩個比較判據(jù)，一個是1．5 V比較點，另一個是2．5 V比較點。電路系統(tǒng)啟動，使能端的電位漸漸上升。當UEN小于1．5 V，整個芯片關(guān)斷。當UEN超過1．5 V但小于2．5 V時，使能邏輯先使LDO（3．6 V）工作，接著第二級（帶二階溫度補償）基準電路工作，輸出1．2 V的基準參考電位。1．2 V參考電位輸入LDO（5V）使之工作。除了誤差放大器輸出COMP腳電位和SS軟啟動腳電位被拉到低電位，所有單元的電源供電都正常。當使能UEN大于2．5 V后誤差放大器輸出COMP腳電位和SS軟啟動腳電位釋放，整個芯片正常工作。

2 1．5 V比較點的使能邏輯電路

1．5 V比較點的使能邏輯電路如圖1所示。設(shè)UIN＝12 V，施密特觸發(fā)器（如圖2）I109在J351提供的7 V夾斷電壓下工作。當使能EN電壓從0上升到1．5 V時，施密特觸發(fā)器I109翻轉(zhuǎn)為高電位，遲滯量為210 mV。

圖1 1．5 V比較點的使能邏輯電路

施密特觸發(fā)器I109輸出為高電平，EN2也為高電平，去開啟3．6 V和5 V的LDO。5 V的LDO給電平轉(zhuǎn)換電路供電，EN1輸出為高電平。EN1經(jīng)過反相器X23輸出L3低電平到RS＿NOR觸發(fā)器，鎖定RS＿NOR觸發(fā)器，穩(wěn)定EN2。

這里X23輸出電平擺率為0～5 V，而RS＿NOR觸發(fā)器的X70供電為7 V，這會導(dǎo)致X23去驅(qū)動X70發(fā)生驅(qū)動電平不匹配。當芯片正常工作狀態(tài)時，使能Ven肯定是高電平，X23輸出為低電平，不會出現(xiàn)X70（nor）上下管都導(dǎo)通狀態(tài)。而在EN電位下降到1．3 V以下，X70內(nèi)部出現(xiàn)上下MOS管都導(dǎo)通的狀態(tài)。如果X23輸出高電平對于X70來說還是低電平，那么整個芯片就不會正常關(guān)斷。設(shè)計上必需確保X23輸出高電平對X70來說也是高電平。

該問題的解決方法是使電平轉(zhuǎn)換電路和反相器X23都給7 V供電。

圖2 施密特觸發(fā)器

施密特觸發(fā)器電路分析：A點高電位時，輸出Z也為高電位，PM1截止。第一級反相器由PM0和NM0組成，其寬長比決定翻轉(zhuǎn)電壓UTF。當A點低電位時，輸出Z為低電位，PM1導(dǎo)通。第一級反相器由PM0、PM1和NM0組成，其寬長比決定翻轉(zhuǎn)電壓UTR，且UTR＞UTF。施密特觸發(fā)器在翻轉(zhuǎn)過程瞬間需要消耗較大的電流。翻轉(zhuǎn)點的計算公式如下：

當Idsp＞Idsn時，反相器輸出高電平，當Idsp＜Idsn時，反相器輸出低電平。當Idsp＝Idsn時，定義這時的輸入電壓為反相器的翻轉(zhuǎn)電壓。

當上管PMOS的W／L增加，Kp增大，分母變小，UA增大。當下管NMOS的W／L增加，Kn增大，分母增大，UA減小。

3 2．5 V比較點的使能邏輯電路

2．5 V比較點的使能邏輯電路如圖3所示。2．5 V使能比較器的輸出經(jīng)過施密特觸發(fā)器后送入與非門X89，與非門的另外兩個輸入信號是溫度保護和欠壓保護。與非門輸出L4一路去保護邏輯I116，另外一路去改變2．5 V使能比較器的比較點，產(chǎn)生遲滯量。

圖3 2．5 V比較點的使能邏輯電路

當UEN電壓從1．5 V上升，內(nèi)部的 LDO（3．6 V）、二階溫度補償基準、LDO（5 V）等電路建立，使能2．5 V比較器還沒有翻轉(zhuǎn)，圖3中的 N1（N384）開啟，屏蔽掉R3。則有

設(shè)UEN關(guān)閉比較電位為2．3 V，R1＝R2＝100 kΩ，可以求出R3＝20 kΩ。這里要注意的是，實際N1管開啟時，不會將R3的壓降完全拉到0，所以要求N1管的開啟導(dǎo)通電阻小，或者是電阻支路的偏置電流小。

4 使能邏輯電路仿真

使能邏輯電路功能仿真條件：UIN＝12 V，UEN電壓直流掃描從0～4 V。使能邏輯電路功能仿真結(jié)果如圖4所示。從圖中可以看出當EN電位低于1．5 V，整個芯片關(guān)閉，邏輯保護電路輸出0；當EN電位大于1．5 V，電路供電正常，但EN低于2．5 V，邏輯保護電路輸出為高電位，拉低SS與COMP電位，無PWM產(chǎn)生；EN電位大于2．5 V后，邏輯保護電路輸出低電位，整個電路正常工作。

圖4 使能邏輯電路功能仿真結(jié)果

工藝角Corner仿真條件：UIN＝12 V，EN電壓從1～2 V按照1 mV的步進掃描。偵測使能EN＝1．5 V和2．5 V開啟點的范圍分別如圖5和圖6所示。

圖5 UEN＝1．5 V開啟點的Corner仿真

圖6 UEN＝2．5 V開啟點的Corner仿真

5 結(jié) 論

本文主要對DC－DC降壓芯片中的使能保護電路模塊進行了設(shè)計，并對設(shè)計機理進行了詳細闡述；針對使能電壓UEN設(shè)計了1．5 V和2．5 V兩個使能比較電壓點，在小于1．5 V、1．5 V～2．5 V和2．5 V以上這三個電壓段中分別實現(xiàn)芯片關(guān)斷、電源供電開啟和整個芯片開啟等功能，同時解決了一些設(shè)計上的具體問題；最后利用1μm5 V／40 V HVCMOS工藝中的5 V低壓工藝模型，在Cadence軟件下驗證了使能保護機理。

［1］ 陳 君．電流模式DC＿DC降壓芯片的設(shè)計與實現(xiàn)［D］．成都：電子科技大學，2006．

［2］ 何金國．PWM DC－DC降壓變換IC研究與設(shè)計［D］．成都：電子科技大學，2007．

［3］ 徐靜萍．功率因數(shù)校正控制器過壓保護電路的設(shè)計［J］．西安郵電學院學報，2011，（s1）：26－30．

［4］ 余倩瑋．單片多功能DC＿DC變換器芯片設(shè)計［D］．西安：西安電子科技大學，2008．