摘 要：集成電路（IC）的快速發(fā)展對(duì)ULSI布線系統(tǒng)提出了更高的要求。本文通過(guò)對(duì)ULSI互連布線系統(tǒng)的分析，在介紹了ULSI新型布線系統(tǒng)的同時(shí)，嘗試預(yù)測(cè)互連技術(shù)的趨勢(shì)走向，同時(shí)展望Low-K介質(zhì)與Cu互連技術(shù)在新型布線系統(tǒng)中的應(yīng)用前景。

關(guān)鍵詞：ULSI Low-K介質(zhì) Cu互連

中圖分類號(hào)：TN47 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2013）04（c）-0119-02

如今，半導(dǎo)體工業(yè)飛速發(fā)展，人們對(duì)于電子產(chǎn)品的功能和體積也提出了進(jìn)一步的要求，因而，提高集成電路的集成度、應(yīng)用新式材料和新型布線系統(tǒng)以縮小產(chǎn)品體積、提高產(chǎn)品穩(wěn)定性勢(shì)在必行。根據(jù)Moore定律，IC上可容納的晶體管數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍。日益減小的導(dǎo)線寬度和間距與日益提升的晶體管密度促使越來(lái)越多的人把目光投向了低介電常數(shù)材料在ULSI中的應(yīng)用。另一方面，金屬鋁（Al）是芯片中電路互連導(dǎo)線的主要材料，然而，由表1可知，金屬銅（Cu）的電阻率比金屬鋁（Al）低40%左右，且應(yīng)用Al會(huì)產(chǎn)生更明顯的互聯(lián)寄生效應(yīng)。因而應(yīng)用金屬銅（Cu）代替金屬鋁（Al）作為互連導(dǎo)線主要材料就成為集成電路工藝發(fā)展的必然方向[1]。（如表1）

1 低介電常數(shù)材料（Low-K）

一直以來(lái)，有著極好熱穩(wěn)定性、抗?jié)裥缘亩趸瑁⊿iO2）是金屬互連線路間使用的主要絕緣材料。如今，低介電常數(shù)材料（Low-K）因其優(yōu)良特性，逐步在IC產(chǎn)業(yè)被推廣應(yīng)用。

Low-K材料基本可以分為無(wú)機(jī)聚合物與有機(jī)聚合物這兩大類，常見(jiàn)Low-K材料有：納米多孔SiO2、SiOF氟硅玻璃（FSG）、SiOC碳摻雜的氧化硅（Black Diamond）、SiC：N氮摻雜的碳化硅HSQ（Hydrogen Silsesquioxane）、空氣隙。Low-K材料制備及其介電常數(shù)值見(jiàn)表2。

現(xiàn)階段的研究認(rèn)為，通過(guò)降低材料的自身極性與增加材料中的空隙密度是主要的兩種降低材料介電常數(shù)的方法。首先，從降低材料自身極性的方法來(lái)看，包括降低材料中電子極化率（electronic polarizability），離子極化率（ionic polarizability）以及分子極化率（dioplar polarizability）等方法[2]。

此外，由Debye方程：（式中為材料介電常數(shù)，為真空介電常數(shù)，與分別為電子極化和分子形變極化，N為分子密度），不難看出，可以通過(guò)增加材料中的空隙密度從而達(dá)到降低材料的分子密度，這就是降低介電常數(shù)的第二種方法。

針對(duì)上文所述的第一種方法中，在SiO2中摻雜F元素制成SiOF（亦即FSG，見(jiàn)表2）的方法在0.18μm技術(shù)工藝中得到了廣泛的應(yīng)用。而且，人們發(fā)現(xiàn)，通過(guò)在SiO2中摻雜C元素能夠在降低材料的介電常數(shù)上獲得更好的效果。其原理是：利用了材料中形成，以Si-C和C-C鍵為基礎(chǔ)的低極性網(wǎng)絡(luò)結(jié)構(gòu)，達(dá)到了降低材料介電常數(shù)的效果?；诖隧?xiàng)的研究，諸如無(wú)定形碳薄膜的研究，已可以將材料的介電常數(shù)降低到3.0或更低[3]。

2 互連線材料——銅（Cu）

隨著集成電路（IC）的發(fā)展，電路特征尺寸不斷縮小，芯片內(nèi)部連線密度不斷提高，金屬布線層數(shù)急速增加（見(jiàn)圖3），隨之而來(lái)的是器件門(mén)延遲的相對(duì)縮小和互連延遲的相對(duì)增加，增加的互連線電阻R和寄生電容C使互連線的時(shí)間常數(shù)RC大幅度的提高（見(jiàn)圖4）。互連中的電阻（R）和電容（C）所產(chǎn)生的寄生效應(yīng)（Parasitic effects）越來(lái)越明顯。

在深亞微米（0.25μm及其以下）工藝下，互連延遲已經(jīng)超過(guò)門(mén)延遲成為制約各項(xiàng)性能的主要瓶頸[4]。由于互連寄生效應(yīng)，電路的性能將受到嚴(yán)重的影響，如功耗增加、信號(hào)失真、連線間以及層間的串?dāng)_噪音（crosstalk noise）等。因而尋找并采用低阻率金屬以代替金屬鋁便成為集成工藝發(fā)展的必然方向，此舉通過(guò)減小互連線串聯(lián)電阻，可達(dá)到有效減少互連線RC延遲的目的。

Cu是目前采用最廣泛的互連材料，它有Al所不能比擬的優(yōu)良性質(zhì)。在抗電遷移率、熔點(diǎn)、熱功率等方面，Cu比其他金屬有更好的綜合特性。更重要的是Cu的電阻率僅為Al的60%（見(jiàn)表1），這樣能有效地降低時(shí)延。

然而，Cu互連線的引入也帶了許多新的問(wèn)題。

首先，其帶來(lái)了許多新的可靠性問(wèn)題，原因有：（1）新技術(shù)的被迫引用。Cu互連工藝的發(fā)展道路并不平坦，光刻和污染的問(wèn)題使得Cu互連的應(yīng)用進(jìn)展緩慢[5]。為了防止和解決Cu的污染和難以刻蝕的問(wèn)題，Cu互連關(guān)鍵工藝中需要引入阻擋層、化學(xué)機(jī)械拋光（CMP）平坦化、專門(mén)的通孔技術(shù)與通孔材料，以及殘余雜質(zhì)的清潔等工藝。（2）Al（Cu）有穩(wěn)定的界面，而銅卻沒(méi)有穩(wěn)定的界面[6]。對(duì)Al（Cu）合金而言，顆粒邊界的激活能為0.80～0.96 eV，與界面或內(nèi)部相比是最小的，故Al（Cu）中，顆粒邊界擴(kuò)散占主導(dǎo)地位。同理，Cu中界面擴(kuò)散占主導(dǎo)地位。（3）加工后不同的連線結(jié)構(gòu)。Al連線工藝是平面工藝；而Cu互連工藝則是全新的3D微結(jié)構(gòu)。

此外，Cu互連工藝還引人了新的失效機(jī)理，就是電化學(xué)失效機(jī)理，它可能導(dǎo)致Cu金屬連線間的短路[7]。對(duì)于Cu互連工藝多層互連，信號(hào)的失真、連線間的信號(hào)串?dāng)_等也是尚待解決的問(wèn)題。

對(duì)于Cu互連系統(tǒng)而言，Cu的可靠性只是一個(gè)重要方面，它還包括Low-k介質(zhì)層、Cu與介質(zhì)層的集成等可靠性問(wèn)題。

不過(guò)，雙大馬士革工藝（Dual Dama scene）和CMP技術(shù)的出現(xiàn)使得Cu互連工藝得到了突破性的發(fā)展。

近年來(lái)，Yos Shacham-Diamand等人提出了銀（Ag）互連技術(shù)[8]。在相互傳輸延遲的性能方面，采用Ag比Cu互連導(dǎo)電材料有7%的改進(jìn)。以Ag為導(dǎo)線的器件可承受比Cu為導(dǎo)線器件更密集的電路排列，還可進(jìn)一步減少所需金屬層數(shù)目，以進(jìn)一步減少生產(chǎn)成本。然而，Ag互連無(wú)論是在電遷移、應(yīng)力遷移方面，還是在與其他材料的粘附性、集成兼容性等，都遠(yuǎn)遠(yuǎn)不及Cu互連[9]。因此Ag互連技術(shù)目前不具備大規(guī)模代替Cu互連技術(shù)的條件。

4 結(jié)語(yǔ)

Low-K介質(zhì)與Cu互連技術(shù)的出現(xiàn)推動(dòng)了對(duì)集成電路產(chǎn)業(yè)的發(fā)展。本文對(duì)Low-K介質(zhì)與Cu連線的原理與應(yīng)用現(xiàn)狀進(jìn)行了分析，得出今后IC產(chǎn)業(yè)中絕緣介質(zhì)材料與互連引線材料的發(fā)展趨勢(shì)：（1）具有介電常數(shù)低，熱穩(wěn)定性好，耐酸堿，易于圖形化和腐蝕，機(jī)械強(qiáng)度大，可靠性高，擊穿場(chǎng)強(qiáng)高，熱導(dǎo)率高等特性的Low-K介質(zhì)將會(huì)得到更加廣泛的應(yīng)用。（2）基于大馬士革結(jié)構(gòu)的互連技術(shù)及相關(guān)技術(shù)的改進(jìn)與發(fā)展，使得Cu互連技術(shù)取代傳統(tǒng)Al互連技術(shù)成為目前主導(dǎo)的互連技術(shù)。Ag互連技術(shù)由于技術(shù)尚未成熟暫時(shí)不能大規(guī)模取代Cu互連技術(shù)。

參考文獻(xiàn)

[1]趙智彪，許志，利定東.低介電常數(shù)材料在超大規(guī)模集成電路工藝中的應(yīng)用[A].半導(dǎo)體技術(shù)，2004，29（2）：4-5.

[2]JIN Y K，MOO S H，et al. Origin of low dielectric constant of carbon-incorporated silicon oxide film deposited by plasma enhanced chemical vapor deposition，J.Appl. Phys.，2001，90（5）：2469-2473.

[3]HAN S M.and Aydil E S.Reasons for Lower dielectric constant of fluorinated SiO2 films， J.Appl.Phys.，1998，83（4）：2172-2178.

[4]Song Dengyuan，Zong Xiaoping，Sun Rongxia，et a1.Copper Connections for IC and Studies on Related Problems[J].Semiconductor Technology，2001，26（2）：29—32.

[5]王陽(yáng)元，康晉鋒，超深亞微米集成電路中的互連問(wèn)題——低k介質(zhì)與cu的互連集成技術(shù)[J].半導(dǎo)體學(xué)報(bào)，2002，23（11）：1 123—1 124.

[6]Marathe A P.Reliability Issues in Interconnects[EB/OL].Technology Reliability Development，Technology Development Group Advanced MicroDevices，Inc，1999-10-13.

[7]Harsanyi G.Copper May Destroy Chip—level Reliability[J].IEEE Electron Device Letters，1999，20（1）：5-8.

[8]Yosi Shacham-Diamand， Alexandra Inberg，Yelena Sverdlov，and Nathan Croitoru. Electroless Silver with Tungsten Thin Films for Microelectronics and Microelectromechanical System Applications[J].Journal of The Electrochemical Society，2000，147（9）：3345-3349.

[9]黃浩，魏良，唐電.半導(dǎo)體金屬互連集成技術(shù)的進(jìn)展與趨勢(shì)[A].金屬熱處理，2004，29（8）：30.