別俊鋒，葉玉堂，劉 霖，劉娟秀，賈宏宇，駱才華，王 平，徐文濤，郝 霞

(電子科技大學(xué)光電信息學(xué)院，成都610054)

基于多線陣CCDS相機(jī)的拼接型高精度大幅面掃描儀的研制一直是國(guó)內(nèi)、外學(xué)者及產(chǎn)業(yè)界關(guān)注的重點(diǎn)領(lǐng)域［1］，但是由于涉及精密光路設(shè)計(jì)［2］、復(fù)雜機(jī)械平臺(tái)［3］、完備硬件系統(tǒng)［4］、友好人機(jī)界面、智能算法實(shí)現(xiàn)這五個(gè)關(guān)鍵技術(shù)［5-6］，其中高精度實(shí)時(shí)拼接技術(shù)又是其中的重點(diǎn)難點(diǎn)。迄今為止，基于多線陣CCDS相機(jī)的拼接型高精度大幅面掃描儀的全部關(guān)鍵技術(shù)基本上被國(guó)外跨國(guó)公司與大型研究機(jī)構(gòu)所壟斷，國(guó)內(nèi)完全依靠進(jìn)口［7-9］。

高精度實(shí)時(shí)拼接技術(shù)是多線陣CCDS相機(jī)的大幅面掃描儀中的重點(diǎn)難點(diǎn)。由于線陣CCDS相機(jī)的視場(chǎng)有限，在視場(chǎng)范圍要求大掃描精度高的大幅面掃描儀應(yīng)用背景下，單個(gè)三線陣CCDS相機(jī)顯然不能滿足需求，因此需要多個(gè)三線陣相機(jī)拼接實(shí)現(xiàn)拼接最重要的指標(biāo)是保證圖像信息不丟失不錯(cuò)位最理想的情況是，所有三線陣CCDS相機(jī)保持在同一水平面，相鄰兩個(gè)相機(jī)采集圖像的像素連續(xù)。

為了適應(yīng)拼接型多線陣CCDS大幅面掃描儀這一應(yīng)用需求，通常采用光學(xué)拼接或光學(xué)拼接加入軟件后續(xù)處理［10］。光學(xué)拼接通過(guò)分光棱鏡將多個(gè)線陣CCDS相機(jī)首位相連，即前一級(jí)CCDS相機(jī)最后一個(gè)有效像素與下一級(jí)CCDS相機(jī)第1個(gè)有效像素相連，其精度要求偏差在1個(gè)像素以內(nèi)，且多個(gè)CCDS相機(jī)所有像素必須在同一個(gè)水平面上，這對(duì)機(jī)械加工精度要求非常高，相應(yīng)成本也非常高，其拼接精度隨著使用時(shí)間增加而降低［11］。光學(xué)拼接加入軟件后續(xù)處理通過(guò)將相鄰兩個(gè)CCDS相機(jī)有效像素進(jìn)行重疊以此保證圖像信息不丟失，然后將采集到的圖像信息保存在電腦內(nèi)存里，通過(guò)軟件算法將每個(gè)相機(jī)采集到的圖像數(shù)據(jù)上下左右平移進(jìn)行拼接，這種拼接方式對(duì)機(jī)械的精度要求有所降低，但是對(duì)電腦配置要求較高，拼接時(shí)間較長(zhǎng)需要2 s～3 s，對(duì)大幅面掃描儀的實(shí)時(shí)性有一定影響［12］。

針對(duì)這一問(wèn)題，筆者深入研究了FPGA/SDRAM/CCDS的內(nèi)部結(jié)構(gòu)，通過(guò)多次試驗(yàn)驗(yàn)證，提出了一種新的基于多線陣CCDS相機(jī)的大幅面掃描儀高精度實(shí)時(shí)拼接實(shí)現(xiàn)新方法——硬件拼接法［13-18］。

1 基本理論

1.1 拼接原理

為了保證相鄰相機(jī)首尾相連處數(shù)據(jù)不丟失，必須使兩相機(jī)之間有效像素部分重合，如圖1拼接原理圖所示。

圖1 拼接原理圖

相機(jī)1與相機(jī)2重疊W1個(gè)像素，相機(jī)2與相機(jī)3重疊W2個(gè)像素。將SDRAM的地址分為3個(gè)地址分塊，相機(jī)1對(duì)應(yīng)的初始地址為ADDRESS_1，相機(jī)2對(duì)應(yīng)的初始地址為ADDRESS_2，相機(jī)3對(duì)應(yīng)的初始地址為ADDRESS_3。三線陣CCDS相機(jī)逐行掃描，將3個(gè)相機(jī)采集到的每一行數(shù)據(jù)分別連續(xù)存儲(chǔ)到SDRAM開(kāi)辟的3個(gè)地址分塊里，因?yàn)镾DRAM的地址與數(shù)據(jù)一一對(duì)應(yīng)，知道每一行數(shù)據(jù)的首地址，通過(guò)對(duì)偏移量的設(shè)置，從指定每行數(shù)據(jù)首地址位開(kāi)始連續(xù)讀取數(shù)據(jù)即可對(duì)3個(gè)相機(jī)的數(shù)據(jù)進(jìn)行實(shí)時(shí)拼接。

1.2 拼接過(guò)程中出現(xiàn)的實(shí)際情況與處理方法

實(shí)際過(guò)程中，由于機(jī)械平臺(tái)加工的精度問(wèn)題，3個(gè)相機(jī)可能不在同一水平面上，并且相鄰兩相機(jī)的重疊像素部分也不一定相同，就造成常規(guī)數(shù)據(jù)傳輸中有錯(cuò)位現(xiàn)象產(chǎn)生。根據(jù)實(shí)驗(yàn)與分析，拼接過(guò)程中會(huì)出現(xiàn)6種可能情況，如圖2(a)、2(b)、2(c)、2(d)、2(e)、2(f)所示。

圖2 拼接中出現(xiàn)的六種情況

圖2(a)為相機(jī)1水平位置大于相機(jī)2水平位置，相機(jī)2水平位置大于相機(jī)3水平位置時(shí)，圖像有效數(shù)據(jù)錯(cuò)位情況。圖2(b)為相機(jī)1水平位置小于相機(jī)2水平位置，相機(jī)2水平位置小于相機(jī)3水平位置時(shí)，圖像有效數(shù)據(jù)錯(cuò)位情況。圖2(c)為相機(jī)2水平位置大于相機(jī)1水平位置，相機(jī)1水平位置大于相機(jī)3水平位置時(shí)，圖像有效數(shù)據(jù)錯(cuò)位情況。圖2(d)為相機(jī)2水平位置大于相機(jī)3水平位置，相機(jī)3水平位置大于相機(jī)1水平位置時(shí)，圖像有效數(shù)據(jù)錯(cuò)位情況。圖2(e)為相機(jī)3水平位置大于相機(jī)1水平位置，相機(jī)1水平位置大于相機(jī)2水平位置時(shí)，圖像有效數(shù)據(jù)錯(cuò)位情況。圖2(f)為相機(jī)1水平位置大于相機(jī)3水平位置，相機(jī)3水平位置大于相機(jī)2水平位置時(shí)，圖像有效數(shù)據(jù)錯(cuò)位情況。

因此需要先確定掃描儀3個(gè)相機(jī)處于何種位置情況，相機(jī)每一行像素個(gè)數(shù)為L(zhǎng)=5340個(gè)，上位機(jī)根據(jù)特定情況設(shè)定 H1、H2、W1、W2 的值，根據(jù) H1、H2 W1、W2的預(yù)設(shè)值計(jì)算出需要緩存數(shù)據(jù)最大行數(shù)，相機(jī)2每行緩存數(shù)據(jù)的讀出首地址與末地址，相機(jī)3每行緩存數(shù)據(jù)的讀出首地址與末地址，最后順序讀寫出每一個(gè)相機(jī)緩存數(shù)據(jù)傳輸?shù)缴衔粰C(jī)實(shí)時(shí)顯示。

圖2所示6種情況中的寫緩存初始地址都是一致的，即，相機(jī) 1寫緩存初始地址 ADDRESS_WRITEBUFFER_1=ADDRESS_1，相機(jī)2寫緩存初始地址 ADDRESS_WRITEBUFFER_2=ADDRESS_2，相機(jī)寫緩存初始地址ADDRESS_WRITEBUFFER_3=ADDRESS_3。

針對(duì)圖2(a)的情況，需緩存BUFFER_LINE=H1+H2+1行數(shù)據(jù)，相機(jī)2連續(xù)寫入H1+1行數(shù)據(jù)后需對(duì)寫入地址初始化，相機(jī)3連續(xù)寫入H1+H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化。相機(jī)1寫初始地址ADDRESS_WRITE_1=ADDRESS_1+(H2-H1)·L+H2-H1，相機(jī)2寫初始地址ADDRESS_WRITE_2=ADDRESS_2+H2·L+H2，相機(jī) 3寫初始地址ADDRESS_WRITE_3=ADDRESS_3。相機(jī)1讀初始地址ADDRESS_READ_1=ADDRESS_1+(H1+H2)·L+H1+H2，相機(jī)2讀初始地址ADDRESS_READ_2=ADDRESS_2+H2·L+W1+H2，相機(jī)3讀初始地址ADDRESS_READ_3=ADDRESS_3+W2。

針對(duì)圖2(b)的情況，需緩存BUFFER_LINE=H1+H2+1行數(shù)據(jù)，相機(jī)1連續(xù)寫入H1+H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化，相機(jī)2連續(xù)寫入H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化。相機(jī)1寫初始地址ADDRESS_WRITE_1=ADDRESS_1，相機(jī)2寫初始地址 ADDRESS_WRITE_2=ADDRESS_2+H1·L+H1，相機(jī)3寫初始地址ADDRESS_WRITE_3=ADDRESS_3+(H1+H2)·L+H1+H2。相機(jī) 1讀初始地址ADDRESS_READ_1=ADDRESS_1，相機(jī)2讀初始地址 ADDRESS_READ_2=ADDRESS_2+H1·L+W1+H1，相機(jī)3讀初始地址 ADDRESS_READ_3=ADDRESS_3+(H1+H2)·L+H1+H2+W2。

針對(duì)圖2(c)的情況，需緩存BUFFER_LINE=H2+1行數(shù)據(jù)，相機(jī)1連續(xù)寫入H1+1行數(shù)據(jù)后需對(duì)寫入地址初始化，相機(jī)3連續(xù)寫入H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化。相機(jī)1寫初始地址ADDRESS_WRITE_1=ADDRESS_1+(H2-H1)·L+H2-H1，相機(jī)2寫初始地址ADDRESS_WRITE_2=ADDRESS_2+H2·L+H2，相機(jī) 3寫初始地址ADDRESS_WRITE_3=ADDRESS_3。相機(jī)1讀初始地址ADDRESS_READ_1=ADDRESS_1+(H2-H1)·L+H2-H1，相機(jī)2讀初始地址ADDRESS_READ_2=ADDRESS_2+H2·L+W1+H2，相機(jī) 3讀初始地址ADDRESS_READ_3=ADDRESS_3+W2。

針對(duì)圖2(d)的情況，需緩存BUFFER_LINE=H1+1行數(shù)據(jù)，相機(jī)1連續(xù)寫入H1+1行數(shù)據(jù)后需對(duì)寫入地址初始化，相機(jī)3連續(xù)寫入H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化。相機(jī)1寫初始地址ADDRESS_WRITE_1=ADDRESS_1，相機(jī)2寫初始地址 ADDRESS_WRITE_2=ADDRESS_2+H1·L+W1+H1，相機(jī)3寫初始地址ADDRESS_WRITE_3=ADDRESS_3+(H1-H2)·L+H1-H2。相機(jī)1讀初始地址ADDRESS_READ_1=ADDRESS_1，相機(jī)2讀初始地址ADDRESS_READ_2=ADDRESS_2+H1·L+W1+H1，相機(jī)3讀初始地址 ADDRESS_READ_3=ADDRESS_3+(H1-H2)·L+H1-H2+W2。

針對(duì)圖2(e)的情況，需緩存BUFFER_LINE=H2+1行數(shù)據(jù)，相機(jī)1連續(xù)寫入H2-H1+1行數(shù)據(jù)后需對(duì)寫入地址初始化，相機(jī)2連續(xù)寫入H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化。相機(jī)1寫初始地址AD DRESS_WRITE_1=ADDRESS_1+H1·L+H1，相機(jī) 2寫初始地址ADDRESS_WRITE_2=ADDRESS_2，相機(jī)3寫初始地址ADDRESS_WRITE_3=ADDRESS_3+H2·L+H2。相機(jī)1讀初始地址ADDRESS_READ_1=ADDRESS_1+H1·L+H1，相機(jī)2讀初始地址AD DRESS_READ_2=ADDRESS_2+W1，相機(jī)3讀初始地址ADDRESS_READ_3=ADDRESS_3+H2·L+H2+W2。

針對(duì)圖2(f)的情況，需緩存BUFFER_LINE=H1+1行數(shù)據(jù)，相機(jī)2連續(xù)寫入H1+1行數(shù)據(jù)后需對(duì)寫入地址初始化，相機(jī)3連續(xù)寫入H1-H2+1行數(shù)據(jù)后需對(duì)寫入地址初始化。相機(jī)1寫初始地址AD DRESS_WRITE_1=ADDRESS_1+H1·L+H1，相機(jī) 2寫初始地址ADDRESS_WRITE_2=ADDRESS_2，相機(jī)3寫初始地址ADDRESS_WRITE_3=ADDRESS_3+H2·L+H2。相機(jī)1讀初始地址ADDRESS_READ_1=ADDRESS_1+H1·L+H1，相機(jī) 2讀初始地址ADDRESS_READ_2=ADDRESS_2+W1，相機(jī)3讀初始地址ADDRESS_READ_3=ADDRESS_3+H2·L+H2+W2。

圖3 拼接傳輸流程圖

2 實(shí)驗(yàn)結(jié)果與討論

2.1 方法執(zhí)行過(guò)程

多線陣CCDS相機(jī)的大幅面掃描儀高精度實(shí)時(shí)拼接實(shí)現(xiàn)新方法流程如圖3所示。根據(jù)主要器件的特性，上電后需對(duì)FPGA、SDRAM初始化，使其處于正常工作狀態(tài)。從上位機(jī)獲取H1、H2、W1、W2的預(yù)設(shè)值，判別相機(jī)位置處于何種情況。定義H1最高位為1時(shí)，相機(jī)1水平位置高于相機(jī)2水平位置H1最高位位為0時(shí)，相機(jī)1水平位置低于相機(jī)2水平位置。定義H2最高位為1時(shí)，相機(jī)2水平位置高于相機(jī)3水平位置，H2最高位為0時(shí)，相機(jī)2水平位置低于相機(jī)3水平位置。圖2所示6種情況分對(duì)應(yīng)H1、H2預(yù)設(shè)值的6種狀態(tài)。H1最高位為1，H2最高位為1時(shí)對(duì)應(yīng)圖2(a);H1最高位為0，H2最高位為0時(shí)對(duì)應(yīng)圖2(b);H1最高位為0，H2最高位為1，且H1小于H2時(shí)對(duì)應(yīng)圖2(c);H1最高位為0，H2最高位為 1，且 H1大于等于 H2時(shí)對(duì)應(yīng)圖2(d);H1最高位為1，H2最高位為0，且H1小于H2時(shí)對(duì)應(yīng)圖2(e)，H1最高位為1，H2最高位0，且H1大于等于H2時(shí)對(duì)應(yīng)圖2(f)。獲取預(yù)設(shè)值后就進(jìn)行數(shù)據(jù)緩存，按照相機(jī)編號(hào)逐行讀出圖像數(shù)據(jù)，判斷讀地址是否需要初始化，按照相機(jī)編號(hào)逐行寫入圖像數(shù)據(jù)，判斷寫地址是否需要初始化，最后判斷是否接收到上位機(jī)發(fā)出的結(jié)束信號(hào)。

2.2 大幅面掃描儀上的實(shí)際使用效果

采用多線陣CCDS相機(jī)的大幅面掃描儀高精度實(shí)時(shí)拼接實(shí)現(xiàn)新方法后，3個(gè)相機(jī)圖像數(shù)據(jù)能夠?qū)崟r(shí)拼接傳輸，圖像水平錯(cuò)位現(xiàn)象得以解決，重疊部分裁剪后實(shí)現(xiàn)無(wú)縫拼接。經(jīng)分析測(cè)試，H1=56，H2=6，W1=118，W2=168，且 H1 最高位為0，H2 最高位為0，即對(duì)應(yīng)圖2(b)所示情況。圖4(a)為采用新方法前相機(jī)1與相機(jī)2拼接效果圖，圖4(b)為采用新方法后相機(jī)1與相機(jī)2拼接效果圖。圖5(a)為采用新方法前相機(jī)2與相機(jī)3拼接效果圖，圖5(b)為采用新方法后相機(jī)2與相機(jī)3拼接效果圖。圖6為拼接型大幅面掃描儀整機(jī)圖，圖7為硬件拼接核心板。

圖4

圖5

圖6 拼接型大幅面掃描儀整機(jī)圖

圖7 硬件拼接核心板

3 結(jié)論

通過(guò)對(duì)基于多線陣CCDS相機(jī)的大幅面掃描儀拼接方法的深入分析，并比較現(xiàn)有的通行方式，提出了一種高精度實(shí)時(shí)拼接的新方法，制作了國(guó)內(nèi)第一臺(tái)基于多線陣CDDS相機(jī)的拼接型大幅面掃描儀解決了拼接過(guò)程中水平錯(cuò)位、無(wú)縫拼接的難題。

實(shí)驗(yàn)及測(cè)試結(jié)果表明:項(xiàng)目組制作的大幅面掃描儀最大幅面A0，光學(xué)分辨率高達(dá)1 200 DPI，掃描速度達(dá)到2.54 cm/s，掃描及拼接精度能達(dá)到+/-1像素，能夠進(jìn)行實(shí)時(shí)拼接傳輸。

高精度實(shí)時(shí)拼接新方法在該掃描裝備的成功實(shí)施，解決了在基于多線陣CCDS相機(jī)的大幅面拼接型高精度掃描儀的諸多難題，填補(bǔ)了該領(lǐng)域的工程應(yīng)用空白。據(jù)我們所知，在應(yīng)用上成功實(shí)現(xiàn)大幅面拼接性高精度一次性成像掃描儀的高精度實(shí)時(shí)硬件拼接，國(guó)內(nèi)、外未見(jiàn)報(bào)道。

在以后的工作中，將對(duì)高精度實(shí)時(shí)硬件拼接進(jìn)行進(jìn)一步的優(yōu)化處理，并在速度保障的情況下，爭(zhēng)取進(jìn)一步提高圖像質(zhì)量，能夠更加接近理想狀態(tài)。

［1］Kumpulainen T，Latokartano J，Vihinen J，et al.Scanner Test Pattern for Evaluation of Beam Manipulation Accuracy［C］//Assembly and Manufacturing(ISAM)，2011 IEEE International Sym-posium on，2011，1-5.

［2］任建岳，孫斌，張星祥.TDICCD交錯(cuò)拼接的精度檢測(cè)［J］.光學(xué)精密工程，2008，16(10):1852-1857.

［3］武星星，劉金國(guó).三線陣立體測(cè)繪相機(jī)時(shí)間系統(tǒng)優(yōu)化與實(shí)時(shí)監(jiān)測(cè)［J］.光學(xué)精密工程，2012，20(5):1022-1030.

［4］朱宏殷，郭永飛，司國(guó)良.多TDICCD拼接相機(jī)成像非均勻性實(shí)時(shí)校正的硬件實(shí)現(xiàn)［J］.光學(xué)精密工程，2011，12(19):3025-3041.

［5］Hyuck Choo，Garmire D，Demmel J，et al.Simple Fabrication Process for Self-Aligned High-Performance Microscanners-Demonstrated Use to Generate a 2-D Ablation Pattern［J］.Microelectro mechanical Systems，2007，16(2):260-268.

［6］Hu Tao，Chen Yanan.Design of the Linear Array CCD Acquisition System that Line Frequency and Integration Time Adjustable［C］//Electronics and Optoelectronics(ICEOE)，2011 International Conference on，2011，2:253-256.

［7］Wang J H.A Topology Set Method for Vectorization［C］//Eighth ACIS International Conference on Software Engineering，IEEE，2007，1:229-234.

［8］Nicholson S W，Peiffer R，Shaw J D.Hardware in Libraries:Making Informed Choices［J］.Library Hi Tech，2011，1(29):73-82.

［9］Bhavsar A V，Rajagopalan A N.Range Map with Missing Data-Joint Resolution Enhancement and Inpainting［C］//2008 Sixth Indian Conference on Computer Vision，Graphics ＆ Image Processing，IEEE，2008:259-365.

［10］王勤，王慶友，齊龍.多線陣CCD拼接檢測(cè)寬幅PS版表面缺陷的研究［J］.光電子激光，2005，16(11):1350-1354.

［11］Linden J，Knappe C，Richter M，et al.Limitations of ICCD Detectors and Optimized 2D Phosphor Thermometry［J］.Measure ment Science ＆ Technology，2012，3(23):8.

［12］Monoi M，Sasaki S，Dobashi K，et al.A Single-Layer CCD Image Sensor with Wide Gap Electrode and Gradual Potential Channe［C］//Society of Photo-Optical Instrumentation Engineers(SPIE Conference Series，SPIE，2009，7247:12.

［13］夏玉立，雷宏，黃瑤.用Xilinx FPGA實(shí)現(xiàn)DDR SDRAM控制器［J］.微計(jì)算機(jī)信息，2007，23(9-2):209-211.

［14］馬靈，楊俊峰，宋克柱.地震數(shù)據(jù)采集中基于FPGA的多DDR SDRAM控制器設(shè)計(jì)［J］.中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào)，2010，40(9):939-945.

［15］Zheng Dechun，Yang Yang，Zhang Ying.FPGA Realization o Multi-Port SDRAM Controller in Real Time Image Acquisition Sys tem［C］//Multimedia Technology(ICMT)，2011 Internationa Conference on，2011，4925-4928.

［16］陳學(xué)飛，汶德勝，鄭培云.基于CPLD的CCD視頻信號(hào)處理電路的設(shè)計(jì)與硬件實(shí)現(xiàn)基于CPLD的CCD視頻信號(hào)處理電路的設(shè)計(jì)與硬件實(shí)現(xiàn)［J］.電子器件，2008，31(3):807-810.

［17］Zhou Zude，Cheng Songlin，LiuQuan.Application ofDDR Controller for High-Speed Data Acquisition Board［C］//Innovative Computing，Information and Control，2006.ICICIC’06.First Inter national Conference on，2006，2:611-614.

［18］Pan Guangrong，F(xiàn)eng Da，Wang Qin，et al.The Design and Imple mentation ofAMBA Interfaced High-Performance SDRAM Controller for HDTV SoC［C］//Computer Science and Information Engineering，2009 WRI World Congress on，2009，3:448-452.