徐 申 張春偉 劉斯揚 王永平 孫偉鋒

(東南大學國家專用集成電路系統(tǒng)工程技術(shù)研究中心,南京 210096)

橫向雙擴散場效應晶體管(lateral diffused metal-oxide-semiconductor,LDMOS)能與普通CMOS工藝完全兼容,因而在功率集成電路領(lǐng)域得到了迅速發(fā)展和廣泛應用[1-2]．然而,LDMOS器件經(jīng)常應用在高溫、高壓、大電流環(huán)境中,面臨著非常嚴重的熱載流子退化問題．同時,為了實現(xiàn)高耐壓,其器件結(jié)構(gòu)相對于普通的CMOS器件更加復雜,因此其熱載流子退化效應出現(xiàn)了新的退化機理．關(guān)于LDMOS器件的退化機理已經(jīng)得到了研究者們的密切關(guān)注[3-5]．

目前,關(guān)于LDMOS器件熱載流子效應的研究主要是在直流應力條件下進行的．在高柵壓低漏壓的應力條件下,LDMOS器件的熱載流子效應主要表現(xiàn)為源端柵氧化層的電荷注入導致器件的閾值電壓Vth發(fā)生漂移[6];在低柵壓高漏壓的應力條件下,則主要表現(xiàn)為2種競爭的退化機制(即鳥嘴區(qū)域的熱空穴注入和溝道區(qū)域的界面態(tài)產(chǎn)生),使得器件的導通電阻Ron隨著應力時間的增加呈先減小后增加的趨勢[7]．然而,作為功率開關(guān)器件,LDMOS器件實際工作在交流應力狀態(tài)下,故交流應力下的熱載流子退化研究更具有實際意義．交流應力與直流應力的區(qū)別在于,交流應力下器件經(jīng)常處于應力變化的狀態(tài)．

本文將實驗和計算機輔助設(shè)計(technology computer aided design,TCAD)相結(jié)合,從宏觀參數(shù)退化和微觀機理分析2個角度對n-LDMOS器件的恢復現(xiàn)象進行研究,并針對熱載流子退化的2種主要機理分別進行了詳細分析,為工業(yè)中n-LDMOS器件的熱載流子壽命考核和動態(tài)應力下壽命模型的建立提供了一定的理論指導．

1 器件結(jié)構(gòu)

本文所研究的n-LDMOS器件剖面結(jié)構(gòu)圖見圖1,該器件采用0.5μm SOI-CMOS工藝制作．器件的主要參數(shù)如下:漂移區(qū)長度為12μm,溝道區(qū)長度為2.5μm,柵氧化層厚度為25 nm．該器件的閾值電壓為1.2V,關(guān)態(tài)擊穿電壓為220 V．工作時最高的柵源電壓Vgs和漏源電壓Vds分別為10和150V．

圖1 n-LDMOS器件剖面結(jié)構(gòu)圖

2 實驗與討論

2.1 動態(tài)應力中的恢復現(xiàn)象

器件在交流應力下的退化是各種不同直流應力下退化的復雜結(jié)合及綜合體現(xiàn).為了較真切地模擬交流動態(tài)工作環(huán)境，突出影響器件退化恢復的最重要因素，同時使退化更明顯以便看出退化趨勢，實驗條件選擇如下：源漏電壓Vds=160V,柵極輸入為方波脈沖,柵極方波脈沖的低電平電壓Vglow設(shè)置為0V,高電平電壓設(shè)置為器件產(chǎn)生最大襯底電流Isubmax時對應的柵極電壓Vghigh,此處Vghigh=1.5V．同時,為了消除柵極脈沖瞬態(tài)效應的影響,將脈沖上升時間tr和下降時間tf均設(shè)置為1ms,脈沖周期T設(shè)置為4s,故脈沖的上升、下降時間對于整個周期而言是可以忽略的．脈沖的高電平時間為P.這3種應力的柵脈沖占空比分別為25%,50%,75%,并將3種情況下的總應力時間分別設(shè)置為14400,7200,4800s,以保持有效應力時間(高電平時間)相等,均為3600s．Vgs=5V,Vds=0.1V時,3種不同動態(tài)應力條件下n-LDMOS器件導通電阻Ron的退化結(jié)果見圖2．

圖2 器件導通電阻Ron的退化曲線

由圖2可知,占空比越高,器件的退化程度越嚴重．由于其高電平時間相同,且上升下降沿可以忽略,因此,退化量的差別來自于低電平期間的退化恢復效應．由此表明,該器件在動態(tài)應力下的熱載流子退化具有嚴重的恢復現(xiàn)象,對退化量有不可忽略的作用．

2.2 注入空穴退陷阱效應引起的恢復

n-LDMOS器件在由關(guān)態(tài)向開態(tài)變換的過程中,主要處于低柵壓高漏壓及高柵壓低漏壓2種應力條件下．當應力為低柵壓高漏壓時,器件鳥嘴區(qū)表面縱向電場是有利于熱空穴注入的(見圖3,圖中負值表示電場方向由器件體內(nèi)指向表面)．在縱向電場作用下,鳥嘴區(qū)熱空穴會注入氧化層,引起熱載流子退化[8]．而當器件工作在高柵壓低漏壓情況時,鳥嘴區(qū)的縱向電場變?yōu)檎?阻礙熱空穴的注入,而有利于熱電子的注入．這時注入的熱電子會復合氧化層中注入的空穴,同時,注入的空穴在電場作用下也會退出氧化層,導致注入空穴量減少,這種現(xiàn)象稱之為退陷阱效應．顯然,這種退陷阱效應會引起n-LDMOS器件退化的恢復．

為了進一步證實退陷阱效應,進行了如下實驗:n-LDMOS器件先在Vgs=1.5V,Vds=150V的

圖3 器件表面縱向電場分布

條件下進行第1階段的退化,持續(xù)3600s后,再在Vgs=10V,Vds=7V的條件下進行第2階段的退化,同樣持續(xù)3600s．器件導通電阻Ron的退化結(jié)果見圖4．同時,在應力時間t=0,3600,7200s時分別進行固定振幅改變基礎(chǔ)電壓Vbase的電荷泵(charge pumping,CP)實驗[9],測試結(jié)果見圖5．

圖4 不同應力階段Ron的退化曲線

由圖4可知,在應力初始階段,導通電阻降低,這是因為鳥嘴區(qū)有熱空穴注入,注入的熱空穴會在鳥嘴區(qū)下方感應出電子,增加了該處的有效電子濃度,導致導通電阻下降．該結(jié)論也可從CP測試結(jié)果中得到證實．由圖5可知,t=3600s時的CP測試曲線與t=0時的CP曲線相比,鳥嘴區(qū)的CP曲線明顯左移,說明鳥嘴區(qū)有熱空穴注入,使該處的平帶電壓下降．另外,還可以發(fā)現(xiàn),t=3600s時CP曲線明顯較t=0s時CP曲線的電流值大,說明柵氧下的界面態(tài)數(shù)量明顯增加,這是引起圖4中Ron的退化率后來增加的主要原因．

由圖4還可以看出,第2應力階段開始時導通電阻的退化速率明顯加快,而后很快趨于飽和．這是因為隨著應力的變化,器件的退化點從鳥嘴區(qū)轉(zhuǎn)移到溝道區(qū)(見圖6)．觀察圖5中對應的第2應力階段前后CP曲線的變化發(fā)現(xiàn),對器件施加應力后 CP曲線的溝道區(qū)電流增大,說明在第2應力階段中,溝道區(qū)內(nèi)產(chǎn)生了新的界面態(tài),這與圖4所示的電阻增加結(jié)果相符．同時,觀察t=3600，7200s時的CP曲線發(fā)現(xiàn),鳥嘴區(qū)的CP曲線右移,但仍在t=0s時刻鳥嘴區(qū)CP曲線的左邊,說明鳥嘴區(qū)注入的熱空穴量減少,即發(fā)生了退陷阱效應．此外,第2應力階段后溝道區(qū)的CP曲線右移,說明此過程中柵氧化層內(nèi)存在熱電子注入,使器件閾值增加,這與實際測試結(jié)果相吻合．由此可知,器件應力變換期間確實發(fā)生了熱空穴的退陷阱效應,器件出現(xiàn)了退化恢復現(xiàn)象．

圖5 不同應力階段前后的CP曲線對比

圖6 不同應力條件時的碰撞電離分布圖

2.3 界面態(tài)復合引起的恢復

為了研究n-LDMOS器件在關(guān)態(tài)應力下的退化恢復現(xiàn)象,進行了應力實驗．實驗中對器件施加3個階段連續(xù)應力:第1階段為關(guān)態(tài)應力,即Vgs=0V,Vds=150V;第2階段為產(chǎn)生最大襯底電流Isubmax條件下的應力,即Vgs=1.5V,Vds=150V;第3階段仍為關(guān)態(tài)應力,即Vgs=0V,Vds=150V．圖7為Ron在整個應力過程中的退化結(jié)果．由圖可知,在第1階段,關(guān)態(tài)應力下器件基本沒有退化．第2階段是器件的正常退化過程,即開始時的退化由鳥嘴區(qū)的熱空穴注入占主導,器件導通電阻下降;隨著應力時間的增加,熱空穴的注入逐漸達到飽和,退化由界面態(tài)的產(chǎn)生機制占主導,導通電阻逐漸增加,并最終趨于飽和．根據(jù)第1階段的實驗結(jié)果可知,關(guān)態(tài)應力下器件是沒有退化的,故第3階段中導通電阻的變化來自于退化的恢復效應[10]．

圖7 3個階段連續(xù)應力條件下的Ron退化曲線

圖8為器件在3個連續(xù)應力過程中不同階段應力前后的CP測試結(jié)果.由圖可知,t=0,3600s時的CP曲線完全重合,說明在此期間器件完全沒有退化．相比之下,t=7200s時CP曲線的電流值明顯增大,且鳥嘴區(qū)和積累區(qū)的左邊界均左移,說明該階段有大量的界面態(tài)產(chǎn)生,并且在積累區(qū)和鳥嘴區(qū)有熱空穴注入．對比t=10800，7200s時的CP曲線可以看出,各區(qū)域的電流都存在一定程度的下降,說明各處界面態(tài)的數(shù)量均減少．因此,在動態(tài)應力作用下,當器件處于關(guān)斷階段時,器件已產(chǎn)生的界面態(tài)存在一定程度的復合,導致器件退化恢復．

圖8 3個連續(xù)應力過程中的CP曲線對比

3 結(jié)語

本文通過不同動態(tài)應力條件下n-LDMOS器件的熱載流子退化實驗,證實其熱載流子退化具有嚴重的恢復效應．對器件施加不同應力,根據(jù)不同應力階段的器件退化機理來研究退化恢復現(xiàn)象．研究結(jié)果表明,n-LDMOS器件熱載流子效應中的2種機理都存在明顯的退化恢復現(xiàn)象．在器件由關(guān)態(tài)向開態(tài)變換的過程中,器件會由低柵壓高漏壓狀態(tài)向高柵壓低漏壓狀態(tài)轉(zhuǎn)換,此時鳥嘴區(qū)注入的熱空穴會產(chǎn)生退陷阱效應,引起退化恢復．當器件處于關(guān)斷狀態(tài)時,退化產(chǎn)生的界面態(tài)復合,導致退化恢復．該研究對工業(yè)應用中n-LDMOS器件熱載流子壽命考核和動態(tài)應力下壽命模型的建立具有一定的指導意義．

)

[1] Gruner D,Sorge R,Bengtsson O,et al. Analysis,design,and evaluation of LDMOS FETs for RF power applications up to 6 GHz[J].IEEETransactionsonMicrowaveTheoryandTechniques,2010,58(12): 4022-4030.

[2] Faccio F,Allongue B,Blanchot G,et al. TID and displacement damage effects in vertical and lateral power MOSFETs for integrated DC-DC converters[J].IEEETransactionsonNuclearScience,2010,57(4): 1790-1797.

[3] Chevaux N,Souza D. Comparative analysis of VDMOS/LDMOS power transistors for RF amplifiers[J].IEEETransactionsonMicrowaveTheoryandTechniques,2009,57(11):2643-2651.

[4] Chen J F,Tian K S,Chen S Y.Mechanisms of hot-carrier-induced threshold-voltage shift in high-voltage P-type LDMOS transistor[J].IEEETransactionsonElectronDevices,2009,56(12): 3203-3205.

[5] Hu C,Tam S C,Hsu F C,et al. Hot-electron-induced MOSFET degradation model,monitor and improvement[J].IEEETransactionsonElectronDevice,1985,32(5): 375-384.

[6] Moens P,Mertens J,Bauwens F,et al.A comprehensive model for hot-carrier degradation in LDMOS transistors[C]//Proceedingsofthe45thIEEEAnnualInternationalReliabilityPhysicsSymposium. Phoenix,Arizona,USA,2007:492-497.

[7] Sun Weifeng,Wu Hong,Shi Longxing,et al,On-resistance degradations for different stress conditions in high-voltage pLEDMOS transistor with thick gate oxide[J].IEEEElectronDeviceLetters,2007,28(7): 631-634.

[8] Moens P,van den Bosch G,Tack M. Hole trapping and de-trapping effects in LDMOS devices under dynamic stress [C]//Proceedingsof2006InternationalElectronDevicesMeeting. San Francisco,CA,USA,2006:1-4.

[9] Chang C C,Lin J F,Wang T,et al. Physics and characterization of various hot-carrier degradation modes in LDMOS by using a three-region charge-pumping technique [J].IEEETransactionsonElectronDeviceandMaterialsReliability,2006,6(3): 358-363.

[10] Chen J F,Wu K M,Lin K W,et al. Hot-carrier reliability in submicrometer 40V LDMOS transistors with thick gate oxide[C]//Proceedingsofthe43rdIEEEAnnualInternationalReliabilityPhysicsSymposium. Phoenix,Arizona,USA,2005： 560-564.