徐 菲，羅明璋，王軍民

（長江大學電子信息學院，湖北 荊州434023）

傳統(tǒng)的測控系統(tǒng)采用前端采集后經由串口傳輸給PC機的采集模式，因采集傳輸速率有限，無法滿足測控系統(tǒng)的實時性要求。另外，PC機功耗高、體積大，難以適應野外施工需求［1－2］。為此，筆者基于ARM平臺進行了FIFO接口設計。

1 FIFO接口電路設計

1.1 數(shù)據(jù)線部分

對于傳輸通道來說，采集卡發(fā)送數(shù)據(jù)，處理器接收數(shù)據(jù)，其數(shù)據(jù)總線寬度應保持一致。C8051F060使用的是8位數(shù)據(jù)總線，IDT7208使用的數(shù)據(jù)總線是9位FIFO，S3C6410使用32位數(shù)據(jù)總線，因此系統(tǒng)的傳輸通道每次傳輸8位數(shù)據(jù)［2］。作為FIFO數(shù)據(jù)輸入端，C8051F060的外部數(shù)據(jù)總線接入到IDT7208的數(shù)據(jù)輸入總線，而FIFO輸出數(shù)據(jù)給ARM，則IDT7208的數(shù)據(jù)輸出總線接S3C6410的數(shù)據(jù)總線的低8位LDATA0～LDATA7［3］。

1.2 控制線部分

由FIFO的異步時鐘先入先出結構及IDT7208的讀寫時序圖（見圖1（a））可知，系統(tǒng)中ARM和單片機都不需要使用地址線選擇數(shù)據(jù)，只需對FIFO的讀控制（／W）和寫控制（／R）分別給予讀時鐘和寫時鐘即可。鑒于ARM內部片地址選址機制，可將ARM的外部存儲器片選信號（／n CS1）與外部數(shù)據(jù)讀控制信號（／Ln OE）進行邏輯或后作為FIFO的讀控制（／R），這樣ARM只要訪問0X08000000～0x10000000之間的任意地址都能訪問到FIFO［4］。

圖1 IDT7208讀寫時序圖及復位時序圖

C8051F060如果要將采樣所得數(shù)據(jù)實時地送入FIFO，必須使用DMA（Direct Memor y Access，直接內存存取）方式。將C8051F060中可DMA訪問的外部數(shù)據(jù)總線（P7）接IDT7208數(shù)據(jù)輸入總線（D0～D7），然后讓單片機的P0.5輸出與外部寫控制線（／WE－P4.7）進行邏輯或后將其連接至FIFO的寫控制（／W）。

根據(jù)IDT7208芯片手冊描述，IDT7208在重新上電及出現(xiàn)后需要進行復位，因此將C8051F060的P0.6與IDT7208的／RS相連用以復位FIFO（見圖1（b））。

1.3 狀態(tài)線部分

IDT7208提供了3個狀態(tài)信號，即空信號（／EF）、半滿信號（／HF）和滿信號（／FF），將這3個狀態(tài)信號分別與單片機和ARM相連，用以觸發(fā)外部中斷及狀態(tài)監(jiān)測。

2 FIFO接口軟件設計

2.1 采集卡的FIFO接口軟件設計

在C8051F060開始采集前，通過程序將其內部ADC輸出配置成DMA模式。采樣時，使單片機的P0.5引腳輸出為低電平，此時ADC完成采集后DMA會將轉換后的數(shù)據(jù)放入FIFO的D0～D7，與此同時將從／WE腳輸出下降沿。因單片機的P0.5腳與／WE腳通過一個或門連接到FIFO的寫信號（／W），這樣此時FIFO的寫信號（／W）也為下降沿，D0～D7上的數(shù)據(jù)將寫入FIFO。這樣ADC每完成一次采集點的采樣，DMA都會把當次采集到的數(shù)據(jù)分成高、低字節(jié)按順序分2次存入FIFO。

在進行數(shù)據(jù)采集前，C8051F060需要將IDT7208先復位，這樣可以更充分地保證FIFO的讀、寫指針的穩(wěn)定。根據(jù)IDT7208的復位時序圖，首先將C8051F060的P0.6腳配置成通用輸出口，然后給IDT7208的／RS引腳輸入一個不小于25ns的低脈沖，即在C8051F060的P0.6腳輸出一個低脈沖，并在復位完成后延時10ns再開始進行采集。C8051F060的軟件流程如圖2所示。

2.2 ARM的FIFO接口軟件設計

ARM外部存儲器片選信號（n CS1）和外部數(shù)據(jù)讀控制信號（／Ln OE）進行邏輯或后與FIFO的讀信號（／R）連接在一起，這樣ARM每執(zhí)行一次外部存儲器I／O讀操作，F(xiàn)IFO的／R腳便會接收到一個負脈沖，此時ARM讀取到FIFO的一個數(shù)據(jù)。

IDT7208的數(shù)據(jù)最大存儲容量為64 Kb，在C8051F060完成16K次采集轉換后，IDT7208已經存入一半的數(shù)據(jù)，此時FIFO存儲器半滿信號標志（／HF）輸出低電平（在不到半滿時輸出高電平）。S3C6410的外部中斷EINT4已經連接到了FIFO存儲器的／HF信號，利用其由高到低的變化產生的中斷可以說明數(shù)據(jù)傳輸狀態(tài)。當ARM接收到／HF發(fā)出的中斷后，ARM開始連續(xù)執(zhí)行32 K次I／O讀操作，數(shù)據(jù)便依次從IDT7208送入S3C6410中了。S3C6410的軟件流程如圖3所示。

圖2 C8051F060的軟件流程圖

圖3 S3C6410的軟件流程圖

3 實例應用

將上述設計應用于基于聲頻應力波無損檢測法的錨桿錨固無損檢測系統(tǒng)中。在該系統(tǒng)中，聲波探頭的接收頻率一般為20 Hz～20 KHz，根據(jù)采樣定理，采樣率最好大于探頭接收頻率的5～8倍，因此測量時設置 C8051F060采樣率為500 KHz［5］。

圖4 儀器工作界面

當被測錨桿長度為10 m，檢測信號長度取前8個周期的情況下，每次采集需要采樣16 K個點，因此每次采樣有256 Kb數(shù)據(jù)量，并在32 ms內完成采樣及傳輸，此時傳輸率達到8 Mb／s。

根據(jù)文獻［6］（JGJ／T182－2009）要求，每根錨桿測量必須超過3次，試驗中采用每根錨桿測量5次，并將每次采集到的波形按不同顏色疊加顯示在同一屏幕上，這樣可以更直觀地顯示測量的質量。

圖4所示為一次野外測量的儀器工作界面，實際錨桿長度為3.5 m，5次測量結果都為3.56096 m，誤差為1.7%，在文獻［6］所要求的5%誤差標準以內。儀器每次進行采集時反應迅速（即測即顯示），極大地提高了工作效率。

［1］羅明璋，徐菲，王軍民，等 .錨桿錨固質量檢測儀應用軟件在Ar m－Linux下的實現(xiàn)［J］.長江大學學報（自科版），2008，5（3）：199－201.

［2］朱曉鵬.ARM＋FPGA的實時數(shù)據(jù)采集系統(tǒng)設計［J］.計算機工程與設計，2009，30（13）：3088－3090.

［3］金明 .FIFO芯片在高速系統(tǒng)中的應用［J］.電子技術應用，1998，28（3）：61－62.

［4］羅明璋，王軍民，徐菲，等 .聲頻應力波實時檢測分析儀［J］.振動、測試與診斷，2012，32（2）：292－295.

［5］王軍民，陳義群，陳華 .高速公路錨桿錨固質量無損檢測技術研究［J］.地球物理學進展，2004，19（4）：782－785.

［6］JGJ／T2009，錨桿錨固質量無損檢測技術規(guī)程［S］.