何 穎，屠莉敏

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

基準(zhǔn)電壓源是模擬電路(混合信號電路)設(shè)計中廣泛采用的一個關(guān)鍵的基本模塊。所謂基準(zhǔn)電壓源就是能提供高精度和高穩(wěn)定度基準(zhǔn)量的電源，這種基準(zhǔn)源與電源、工藝參數(shù)和溫度的關(guān)系很小，但是它的溫度穩(wěn)定性以及抗噪性能影響著整個電路系統(tǒng)的精度和性能。本文的目的便是設(shè)計一種高精度帶隙基準(zhǔn)電壓源，可以為DC/DC電源芯片提供所需的穩(wěn)壓輸出。

本文首先介紹了基準(zhǔn)電壓源的基本原理，然后介紹了本文的電路結(jié)構(gòu)，最后應(yīng)用HSPICE仿真工具對文中設(shè)計的帶隙基準(zhǔn)電壓源電路及其附屬的過溫保護電路進行了完整模擬仿真并分析了結(jié)果。

2 帶隙基準(zhǔn)基本原理

典型的串聯(lián)式線性穩(wěn)壓電源的功能框圖如圖1所示。它主要由精確誤差放大器、基準(zhǔn)電壓源、調(diào)整管和反饋網(wǎng)絡(luò)四大部分組成。

一般情況下，線性穩(wěn)壓電源是通過負反饋網(wǎng)絡(luò)調(diào)整工作在線性狀態(tài)的元件上的電流或電壓，從而實現(xiàn)穩(wěn)定輸出的目的。

圖1 典型的串聯(lián)式線性穩(wěn)壓電源框圖

整個系統(tǒng)工作過程為：當(dāng)系統(tǒng)上電后，電路開始啟動，基準(zhǔn)電壓源電壓快速建立，為系統(tǒng)內(nèi)部提供一個具有高精度和良好熱穩(wěn)定性的基準(zhǔn)電壓。當(dāng)負載RL或輸出電流I0變化時，通過采用電阻R1、R2得到一個輸出反饋電壓VF，VF連接到誤差放大器EA的同相輸入端，與連接在無差放大器反相輸入端的基準(zhǔn)電壓VREF進行比較，從而形成負反饋，保證了輸出電壓V0穩(wěn)定在規(guī)定的電壓上。其調(diào)整過程可簡化為：↑→RL↑→V0↑→放大器輸出→V0↓。

由此可見，串聯(lián)式線性穩(wěn)壓器可以看成一個電壓負反饋放大器，由誤差放大器和調(diào)整管組成基本放大單元，輸入電壓作為電源電壓，基準(zhǔn)電壓作為誤差放大器的輸入信號，采用電阻R1和R2構(gòu)成反饋網(wǎng)絡(luò)。

3 電路結(jié)構(gòu)

3.1 功能描述

該模塊為LDO，用來產(chǎn)生芯片內(nèi)部的電源電壓Q299_C、Q463_B及外部電源PAD30、PAD31等。

3.2 模塊輸入/輸出信號功能描述

LDO模塊的symbol如圖2所示。其輸入/輸出信號功能如表 1所示。

圖2 LDO模塊的symbol

表 1 LDO模塊輸入/輸出信號功能描述

3.3 模塊電路圖

LDO的電路如圖 3所示，它是一個負反饋系統(tǒng)，由LDO_ Con模塊和LDO_Gen模塊組成。LDO_Con是運放及反饋環(huán)路，LDO_Gen模塊為功率器件模塊。

在芯片啟動階段，在芯片的VC（PAD26）會加入高電平為14 V、低電平為0 V、脈沖寬度為10 ms的方波信號。當(dāng)加入該信號后，PAD28通過片外二極管和片內(nèi)二極管與PAD26相連。因此，PAD28的電壓也不斷上升，由于LDO_Amp的輸出Q304_C被強制拉到高，Q299_C和PAD31的電壓跟隨PAD28的電壓上升，當(dāng)Q299_C的電壓超過3.5 V時，帶隙基準(zhǔn)模塊正常工作，PAD11端輸出穩(wěn)定的1.242 V電壓。隨著PAD28電壓的升高，Q299_C和PAD31的電壓最終穩(wěn)定在9 V。此時，PAD28電壓不夠高，UVLO輸出端Q46_C和Q28_C為高電平，因此Q31_C點被拉低，使PAD30的電壓為0。隨著PAD28的電壓繼續(xù)升高，當(dāng)超過電壓21.5 V時，UVLO輸出端Q46_C和Q28_C變?yōu)榈碗娖?，對Q31_C點沒有影響，PAD30的電壓為9 V。當(dāng)PAD30的電壓為9 V時，IREF0模塊開始工作，當(dāng)該模塊正常后，Q308_C由低電平變?yōu)楦唠娖?，使Q463_B輸出穩(wěn)定的6 V電壓。

LDO_ Con的電路如圖4所示。該模塊是運放組成的反饋系統(tǒng)，PAD11的電壓為1.242 V。穩(wěn)定后，得到R70_PLUS的電壓為6 V，Q463_C的電壓為6 V，Q299_C的電壓為9 V。當(dāng)PAD28的電壓高于21.5 V時，UVLO的輸出使Q31_C由低電平變?yōu)楦唠娖健．?dāng)IREF0正常工作后，Q308_C由低電平變?yōu)楦唠娖健?/p>

圖3 LDO電路框圖

LDO_Con中運放的電路如圖5所示。當(dāng)帶隙基準(zhǔn)還沒有正常的時候，Q305_B為高電平，運放的輸出Q304_C被拉到很高的電位，使Q299_C跟隨PAD28的升高而升高。當(dāng)帶隙正常工作后，PAD11為1.24 V，Q305_B變?yōu)榈碗娖?，不再對運放的輸出鉗位。運放的反饋系統(tǒng)開始工作。

圖4 LDO_ Con電路圖

圖5 LDO_Con中運放電路圖

LDO_Gen模塊的電路如圖6所示，該模塊為LDO的功率管。模塊產(chǎn)生4個電壓，分別為PAD31（9 V）、Q299_C（9 V）、PAD30（9 V）、Q463_B（6 V）。其產(chǎn)生的順序為先產(chǎn)生PAD31（9 V），Q299_C（9 V）；UVLO輸出正常信號，再產(chǎn)生PAD30（9 V）；IREF0輸出正常信號，最后產(chǎn)生Q463_B（6 V）。

圖6 LDO_Gen電路圖

4 電路仿真

LDO模塊的仿真電路如圖7所示。

對圖7的電路進行仿真，在VC端加高電平為14 V、10 ms的脈沖信號，仿真結(jié)果如圖8和圖9所示。

圖7 VDDIN模塊仿真電路

圖8 LDO模塊的仿真A

可以看出，當(dāng)VC的電壓為14 V時，PAD28的線性上升，Q299_C和PAD31的電壓跟隨PAD28上升，最終穩(wěn)定在9 V。當(dāng)PAD28的分壓VR7_MINUS超過PAD11的分壓VR32_MINUS時，UVLO的輸出Q46_C和Q28_C由高電平變?yōu)榈碗娖?，表明PAD28的電壓已經(jīng)達到系統(tǒng)工作所需的電位。

圖9 LDO模塊的仿真B

隨后，PAD30的輸出電壓變?yōu)? V。Q463_B和R70_PLUS的電壓為6 V。實際上Q463_B的電壓建立起來應(yīng)該在PAD30之后，因為PAD30是IREF0模塊的電源，當(dāng)IREF0建立之后，Q308_C才會變?yōu)楦唠娖?，Q463_B的電壓才會建立。由于沒有和IREF0模塊連仿，所以看到Q463_B的電壓很快就建立起來。

5 結(jié)束語

在對傳統(tǒng)LDO電路進行分析和總結(jié)的基礎(chǔ)上，本文提出了一種基于電源芯片的雙極型LDO電路設(shè)計，由以上仿真結(jié)果驗證，該設(shè)計能夠很好地滿足電源芯片內(nèi)部電源的需要。

[1]張占松, 蔡宣三. 開關(guān)電源的原理與設(shè)計[M]. 北京：電子工業(yè)出版社，2004. l-15.

[2]Linear and switching voltage regulator Fundamentals [R].National semiconductor Application note.1999.

[3]畢查德·拉扎維. 模擬CMOS集成電路設(shè)計[M].西安交通大學(xué)出版社，2003. 318-319.

[4]李月國，楊建法. 新一代低功率低壓差穩(wěn)壓器集成電路及其應(yīng)用[C].

[5]Vincence V C,Galup-Montoro C, Schneider M C. A High Swing MOS Cascode Bias Circuit [J].IEEE Transactions on Circuits and Systems, Nov.2000, 47(11).

[6]Tham K,Nagaraj K. A low supply voltage high PSRR voltage reference in CMOS process[J].IEEE Solid-State Circuitd, 1995, 30(5)：586-590.