鄭辛星，張肖強(qiáng)，楊 靜

(1.蕪湖職業(yè)技術(shù)學(xué)院自動(dòng)化控制系，江蘇 蕪湖 241003;2.南京航空航天大學(xué)電子信息工程學(xué)院，江蘇 南京 210016)

責(zé)任編輯:魏雨博

在電子設(shè)備產(chǎn)品設(shè)計(jì)過程中，由于參與設(shè)計(jì)的人員經(jīng)驗(yàn)不足，研制周期較短，產(chǎn)品的細(xì)節(jié)設(shè)計(jì)往往有不盡如人意之處，這些看似無關(guān)緊要的細(xì)節(jié)設(shè)計(jì)缺陷，直接影響著產(chǎn)品正常使用。本文分析了一起由于電路細(xì)節(jié)設(shè)計(jì)缺陷原因，而引起工業(yè)級(jí)顯示器在低溫下圖像上下抖動(dòng)的故障，并根據(jù)分析提出了解決方案，經(jīng)隨后的低溫試驗(yàn)證明，提出的解決方案可以有效解決圖像上下抖動(dòng)故障。

1 低溫抖動(dòng)故障

新研制某型號(hào)工業(yè)級(jí)顯示器進(jìn)行小批量試產(chǎn)時(shí)，有若干臺(tái)顯示器在低溫試驗(yàn)中偶爾出現(xiàn)圖像上下抖動(dòng)故障的現(xiàn)象。隨著低溫試驗(yàn)時(shí)間加長(zhǎng)，圖像上下抖動(dòng)故障現(xiàn)象出現(xiàn)的頻率更高，現(xiàn)象更明顯。圖像上下抖動(dòng)故障現(xiàn)象造成的根本原因是場(chǎng)同步信號(hào)的衰減、丟失、受到干擾、頻率不穩(wěn)定、同步信號(hào)失真等原因［1］。

對(duì)于本顯示器視頻信號(hào)通道如圖1所示，視頻信號(hào)進(jìn)入顯示器后，先進(jìn)入視頻處理板進(jìn)行視頻格式轉(zhuǎn)換，然后送入液晶顯示屏進(jìn)行顯示。將有故障顯示器的視頻處理板更換到無故障顯示器中后，在低溫試驗(yàn)中出現(xiàn)圖像上下抖動(dòng)故障，將無故障顯示器的視頻處理板更換到有故障顯示器中后，低溫試驗(yàn)中無故障出現(xiàn)，因此可以將故障的原因定位到視頻處理板上。

圖1 顯示器視頻信號(hào)通道示意圖

2 視頻處理板

在工業(yè)視頻顯示系統(tǒng)中，由于工業(yè)視頻格式的特殊性和工業(yè)顯示器結(jié)構(gòu)尺寸的限制等原因，視頻信號(hào)源產(chǎn)生的圖像分辨率與選用的液晶顯示屏分辨率不相同。視頻處理板的主要作用是，將視頻信號(hào)源的圖像分辨率轉(zhuǎn)換成液晶屏分辨率。

目前的視頻處理系統(tǒng)主要有基于專用芯片、基于DSP和基于FPGA三種方式［2］?；贔PGA的方式具有開發(fā)周期短、設(shè)計(jì)靈活、外圍電路簡(jiǎn)單、成本低、電路面積小等優(yōu)點(diǎn)，被廣泛應(yīng)用到視頻處理系統(tǒng)中［3］。因此，本項(xiàng)目采用Xilinx Spartan－3系列FPGA作為視頻處理板的主處理器。

視頻處理板的工作原理框圖如圖2所示。視頻輸入信號(hào)從輸入接口電路輸入，然后送入FPGA進(jìn)行視頻分辨率轉(zhuǎn)換，轉(zhuǎn)換后由輸出驅(qū)動(dòng)電路發(fā)送給液晶顯示屏。

圖2 視頻處理板工作原理框圖

FPGA內(nèi)部的邏輯電路原理框圖如圖3所示，視頻信號(hào)源進(jìn)入FPGA后，由FPGA內(nèi)的乒乓操作模塊根據(jù)視頻信號(hào)源同步信號(hào)時(shí)序?qū)懭霐?shù)據(jù)緩存SRAM中。圖中的虛線和實(shí)線分別表示奇場(chǎng)和偶場(chǎng)信號(hào)操作流程。顯示屏驅(qū)動(dòng)模塊首先將視頻圖像按照液晶顯示屏分辨率進(jìn)行縮放，然后生成液晶屏正常顯示所需要的場(chǎng)同步信號(hào)、行同步信號(hào)和數(shù)據(jù)使能信號(hào)，并根據(jù)這些信號(hào)時(shí)序?qū)⒖s放后的圖像數(shù)據(jù)送入液晶屏進(jìn)行顯示。

圖3 FPGA內(nèi)部邏輯電路原理框圖

3 故障原因分析

首先，用示波器對(duì)視頻處理板上各個(gè)測(cè)試點(diǎn)的場(chǎng)同步信號(hào)進(jìn)行檢測(cè)，觀測(cè)到場(chǎng)同步信號(hào)波形在低溫下與常溫下基本一致，未發(fā)現(xiàn)有異?，F(xiàn)象。

然后，對(duì)FPGA內(nèi)部電路設(shè)計(jì)進(jìn)行分析。通過分析發(fā)現(xiàn)，顯示屏驅(qū)動(dòng)模塊存在兩處設(shè)計(jì)缺陷:1)未使用視頻信號(hào)源的DEN(數(shù)據(jù)使能信號(hào))進(jìn)行判斷是否輸入有效圖像數(shù)據(jù)，而是主觀認(rèn)定有效圖像數(shù)據(jù)出現(xiàn)在VSY(場(chǎng)同步信號(hào))上升沿之后的第3個(gè)HSY(行同步信號(hào))周期內(nèi);2)使用視頻信號(hào)源的HSY作為檢測(cè)視頻信號(hào)源的VSY后肩寬度(注:場(chǎng)同步信號(hào)的后肩寬度定義為場(chǎng)同步信號(hào)上升沿到出現(xiàn)有效圖像數(shù)據(jù)的距離，通常用行周期個(gè)數(shù)表示)的檢測(cè)時(shí)鐘信號(hào)，這不符合FPGA同步電路設(shè)計(jì)思想，可能產(chǎn)生信號(hào)誤判現(xiàn)象［4］。這兩個(gè)不當(dāng)之處有可能是造成顯示器在低溫下圖像抖動(dòng)的主要原因。

如圖4所示，VSY的后肩寬度為2個(gè)HSY周期，即DEN高電平開始出現(xiàn)在VSY上升沿之后的第3個(gè)HSY周期內(nèi)，DEN高電平表明此時(shí)視頻數(shù)據(jù)總線上發(fā)送的數(shù)據(jù)為有效圖像數(shù)據(jù)。在原FPGA設(shè)計(jì)中，使用HSY作為檢測(cè)VSY后肩寬度的時(shí)鐘信號(hào)。當(dāng)VSY上升沿發(fā)生后，使用HSY上升沿連續(xù)3次檢測(cè)到VSY為高電平，則認(rèn)為視頻數(shù)據(jù)總線開始傳送有效圖像數(shù)據(jù)。

圖4 視頻控制信號(hào)時(shí)序圖

由數(shù)字電路基礎(chǔ)知識(shí)可以得知，時(shí)鐘在檢測(cè)信號(hào)時(shí)需要一定的建立時(shí)間和保持時(shí)間［5］。建立時(shí)間和保持時(shí)間如圖5所示。根據(jù)FPGA數(shù)據(jù)手冊(cè)［6］可以得知，所使用的FPGA需要建立時(shí)間和保持時(shí)間分別在2 ns和1 ns之內(nèi)。

圖5 建立時(shí)間和保持時(shí)間

如果在視頻信號(hào)源中VSY和HSY是由一個(gè)系統(tǒng)時(shí)鐘產(chǎn)生，如圖6所示，在產(chǎn)生時(shí)，VSY的上升沿和HSY的上升沿幾乎是同一時(shí)刻的。在常溫工作時(shí)，由于VSY和HSY傳送路徑不同，因此信號(hào)延遲時(shí)間有差異，兩者到達(dá)FPGA輸入管腳時(shí)上升沿相差了Δt，Δt正好大于等于HSY檢測(cè)VSY所需要的建立時(shí)間，因此在VSY上升沿后，第一個(gè)HSY周期的上升沿檢測(cè)到VSY的狀態(tài)為高電平，即在VSY后肩時(shí)期內(nèi)，HSY可以連續(xù)3次檢測(cè)到VSY為高電平，F(xiàn)PGA可以正確接收有效圖像數(shù)據(jù)。

圖6 VSY上升沿和HSY上升沿關(guān)系的變化

當(dāng)工業(yè)顯示器處于低溫環(huán)境中，由于元器件的工作參數(shù)隨著溫度的變化，VSY和HSY傳輸路徑上的信號(hào)延遲時(shí)間也發(fā)生了相應(yīng)的變化，特別是傳輸路徑上的關(guān)鍵器件多數(shù)為CMOS器件，由文獻(xiàn)［7］可知CMOS器件的信號(hào)延遲時(shí)間將隨著溫度的降低而減少。因?yàn)閂SY和HSY傳輸路徑不同，因此兩者信號(hào)延遲時(shí)間受到溫度影響不同，使得FPGA輸入端兩者上升沿之間的時(shí)間差Δt小于所需要的建立時(shí)間。

當(dāng)被檢測(cè)信號(hào)的穩(wěn)定時(shí)間小于所需要的建立時(shí)間時(shí)，檢測(cè)電路檢測(cè)到的被檢測(cè)信號(hào)狀態(tài)為不定狀態(tài)，即檢測(cè)電路輸出可能為高電平狀態(tài)，也可能為低電平狀態(tài)，或處于高低電平之間的中間狀態(tài)［5］。因此，當(dāng)圖6中所示的VSY上升沿和HSY上升沿之間的時(shí)間差Δt小于FPGA所需要的建立時(shí)間時(shí)，用HSY檢測(cè)VSY后肩寬度得到的高電平個(gè)數(shù)N將是一個(gè)不定值，即N有可能為2，有可能為3。但在FPGA原程序中，在VSY上升沿之后，HSY連續(xù)3次檢測(cè)到VSY為高電平時(shí)，才開始接收有效圖像數(shù)據(jù)，這樣在N=2的情況下，接收到的有效圖像數(shù)據(jù)丟失了一行。

假設(shè)視頻信號(hào)源產(chǎn)生的圖像如圖7所示，液晶顯示屏顯示圖像如圖8所示。圖8a為N=3時(shí)液晶顯示屏顯示的圖像，圖8b為N=2時(shí)液晶顯示屏顯示的圖像。由此可以看出圖8b是從圖7輸入圖像的第二行開始顯示，因此，在低溫試驗(yàn)中，顯示器的顯示畫面會(huì)偶爾出現(xiàn)上下跳動(dòng)現(xiàn)象。其中，圖8b的最后一行顯示圖像的顏色取決于視頻信號(hào)源產(chǎn)生的無效圖像數(shù)據(jù)的數(shù)值。

圖8 N=3和N=2時(shí)顯示的圖像

由于元器件的個(gè)體差異，受到低溫影響不同，在無故障顯示器中，VSY上升沿和HSY上升沿之間的時(shí)間差Δt在低溫下仍能夠保持大于等于需要的建立時(shí)間。

4 解決方案

針對(duì)以上分析，對(duì)FPGA原程序做以下修改:

1)程序嚴(yán)格按照FPGA同步電路設(shè)計(jì)思想，將整個(gè)FPGA內(nèi)的電路系統(tǒng)劃分為兩部分:圖像輸入電路部分和顯示驅(qū)動(dòng)電路部分，每一部分分別使用一個(gè)系統(tǒng)時(shí)鐘，圖像輸入電路采用信號(hào)源送來的信號(hào)源時(shí)鐘作為系統(tǒng)時(shí)鐘，顯示驅(qū)動(dòng)電路采用本地晶振時(shí)鐘作為系統(tǒng)時(shí)鐘。所有時(shí)鐘觸發(fā)信號(hào)都必須以本系統(tǒng)的系統(tǒng)時(shí)鐘信號(hào)為觸發(fā)信號(hào)，兩個(gè)時(shí)鐘域之間的數(shù)據(jù)交換采用SRAM乒乓操作方式進(jìn)行數(shù)據(jù)交換。

2)在圖像數(shù)據(jù)輸入電路中，采用系統(tǒng)時(shí)鐘檢測(cè)視頻信號(hào)源的DEN狀態(tài)來判斷圖像數(shù)據(jù)是否有效。如圖9所示，當(dāng)系統(tǒng)時(shí)鐘CLK檢測(cè)到DEN為高電平時(shí)，則認(rèn)為視頻總線上的圖像數(shù)據(jù)DATA為有效圖像數(shù)據(jù)，電路開始接收?qǐng)D像數(shù)據(jù)，并將圖像數(shù)據(jù)存儲(chǔ)到SRAM中。當(dāng)CLK檢測(cè)到DEN為低電平時(shí)，則認(rèn)為視頻總線上的圖像數(shù)據(jù)DATA為無效圖像數(shù)據(jù)。

圖9 采用系統(tǒng)時(shí)鐘CLK檢測(cè)DEN狀態(tài)示意圖

根據(jù)以上兩個(gè)方面對(duì)FPGA程序進(jìn)行修改，并將修改后的FPGA程序重新綜合與布局布線，生成FPGA比特流文件。將新的FPGA比特流文件下載到有故障的視頻處理板中，將視頻處理板裝入顯示器后在放入低溫試驗(yàn)箱進(jìn)行低溫實(shí)驗(yàn)。在實(shí)驗(yàn)中，所有顯示器都沒有再出現(xiàn)過圖像上下抖動(dòng)故障的現(xiàn)象。因此，試驗(yàn)表明本文對(duì)此次出現(xiàn)的圖像上下抖動(dòng)故障現(xiàn)象的分析是正確的。

5 結(jié)論

通過本文分析，表明本次故障的主要原因在于FPGA程序中對(duì)場(chǎng)同步處理不當(dāng)引起的，即在低溫下使用信號(hào)源的行同步信號(hào)作為檢測(cè)時(shí)鐘來檢測(cè)信號(hào)源的場(chǎng)同步信號(hào)，得到相鄰兩場(chǎng)的場(chǎng)同步信號(hào)后肩寬度不一定相同，兩者之間可能相差一個(gè)行同步周期時(shí)間，即引言中所述的同步信號(hào)失真的情況。同時(shí)，表明了同步電路設(shè)計(jì)思想在FPGA程序設(shè)計(jì)中的重要性。

［1］儲(chǔ)霞.電視發(fā)射機(jī)圖像抖動(dòng)故障分析［J］.電視技術(shù)，2001，25(3):26.

［2］宋海吒，唐立軍，謝新輝.基于FPGA和OV7620的圖像采集及VGA顯示［J］.電視技術(shù)，2011，35(5):45－47.

［3］向厚振，張志杰，王鵬.基于FPGA視頻和圖像處理系統(tǒng)的FIFO緩存技術(shù)［J］.電視技術(shù)，2012，36(9):41－43.

［4］李向濤，仵國鋒.FPGA 同步設(shè)計(jì)技術(shù)［J］.無線通信技術(shù)，2003，12(3):58－61.

［5］湯山俊夫.數(shù)字電路設(shè)計(jì)［M］.關(guān)靜，胡圣堯，譯.北京:科學(xué)出版社，2006.

［6］Spartan－3 FPGA Family:Complete Data Sheet［EB/OL］.［2012－10－30］.http://www.xilinx.com/bvdocs/publications/DS099.pdf.

［7］周鵬，馮一軍.CMOS電路低溫特性及其仿真［J］.低溫物理學(xué)報(bào)，2005，27(4):331－336.