楊 駿,王冠凌,周二林
(安徽工程大學(xué) 電氣工程學(xué)院,安徽 蕪湖 241000)
基于DPM和DVS的電源管理系統(tǒng)
楊 駿,王冠凌,周二林
(安徽工程大學(xué) 電氣工程學(xué)院,安徽 蕪湖 241000)
隨著人們對(duì)低能源消耗、長(zhǎng)周期電池壽命以及低散熱性的要求,能量的利用效率成為電子系統(tǒng)設(shè)計(jì)中最為重要的問(wèn)題之一.動(dòng)態(tài)電源管理(DPM)和動(dòng)態(tài)電壓頻率調(diào)節(jié)(或DVS)是兩種廣泛應(yīng)用在系統(tǒng)功耗上的技術(shù),本文論述一種基于DPM和DVS的電源管理方法,該方法能夠減少系統(tǒng)環(huán)境中總的功耗,同時(shí)滿足DPM中對(duì)于最小休眠時(shí)隙的要求.為了驗(yàn)證該方法,搭建實(shí)驗(yàn)平臺(tái)進(jìn)行測(cè)試,實(shí)驗(yàn)結(jié)果表明,這種方法與現(xiàn)有的電源管理方案相比,能夠有效減少系統(tǒng)功耗.
電源管理;DPM;DVS;功耗
近年來(lái),處理器發(fā)展迅速,性能越來(lái)越高,從而導(dǎo)致能量消耗也隨之增加,進(jìn)一步降低了電池系統(tǒng)的供能壽命,同時(shí)帶來(lái)的還有散熱及能量利用率的問(wèn)題.因此,低功耗設(shè)計(jì)越來(lái)越受到人們的關(guān)注.在不影響系統(tǒng)性能的前提下,盡可能降低系統(tǒng)能量消耗以及延長(zhǎng)電池壽命,提高設(shè)備續(xù)航能力,達(dá)到節(jié)能的目的,是電子系統(tǒng)設(shè)計(jì)中的熱點(diǎn)問(wèn)題.
動(dòng)態(tài)電壓調(diào)整(DVS)和動(dòng)態(tài)電源管理(DPM)技術(shù)是很多電子設(shè)計(jì)系統(tǒng)能量管理的基礎(chǔ).DVS可以減少動(dòng)態(tài)CPU的能量消耗,但是卻會(huì)導(dǎo)致系統(tǒng)工作的反應(yīng)時(shí)間增加[1].而DPM通過(guò)將不用的設(shè)備設(shè)置為低電狀態(tài)來(lái)減少能量消耗,但DPM策略對(duì)設(shè)備的休眠時(shí)間長(zhǎng)短是有要求的.合理地將DVS和DPM結(jié)合起來(lái)已經(jīng)發(fā)展為系統(tǒng)范圍的能量管理的趨勢(shì).
文獻(xiàn)1和文獻(xiàn)2分析了DVS技術(shù)對(duì)系統(tǒng)功耗的影響以及具體實(shí)施辦法;文獻(xiàn)3提出一種改進(jìn)的DPM策略,在保證系統(tǒng)實(shí)時(shí)性的前提下,通過(guò)合并相鄰的空閑時(shí)間來(lái)減少狀態(tài)轉(zhuǎn)換次數(shù),從而達(dá)到節(jié)能目的.
本文在分析以上節(jié)能策略的基礎(chǔ)上,探討一種結(jié)合DVS和DPM的節(jié)能策略.其中DPM用于調(diào)節(jié)外圍設(shè)備在運(yùn)行模式和睡眠模式之間切換,DVS動(dòng)態(tài)調(diào)節(jié)CPU的電壓和頻率以降低功耗,但必須以保證系統(tǒng)的實(shí)時(shí)性為前提.該方法法將確定系統(tǒng)運(yùn)行在最低功耗下的電壓和頻率.實(shí)驗(yàn)證明,該方法能夠有效降低系統(tǒng)功耗,節(jié)能效率可達(dá)31%.
2.1 DPM技術(shù)
圖1 節(jié)點(diǎn)狀態(tài)之間的切換
DPM工作原理是,由于系統(tǒng)中的設(shè)備并非時(shí)刻處于工作狀態(tài),部分模塊處在空閑狀態(tài),通過(guò)關(guān)掉這些模塊或使其處于低功耗狀態(tài)以節(jié)省能量消耗.在進(jìn)行狀態(tài)轉(zhuǎn)換時(shí)不可避免地會(huì)產(chǎn)生能量消耗同時(shí)帶來(lái)時(shí)延,因此不恰當(dāng)?shù)倪M(jìn)行狀態(tài)轉(zhuǎn)化反而可能導(dǎo)致系統(tǒng)功耗增大,性能下降.
如圖1示,P0為運(yùn)行狀態(tài)功耗,Pi表示空閑狀態(tài)功耗. Pi+1表示DPM狀態(tài)功耗.圖中t1和t2為空閑狀態(tài),tk=t2-t1.進(jìn)入空閑狀態(tài)時(shí)間為τi,進(jìn)入DPM狀態(tài)時(shí)間為τi+1,空閑狀態(tài)時(shí)間返回時(shí)間為τ'i,DPM狀態(tài)返回時(shí)間為τ'i+1.
經(jīng)過(guò)DPM技術(shù)節(jié)省的能量可以由下式確定:
只有當(dāng)Esave,i>0時(shí),上式才有意義,因而存在一個(gè)最小休眠時(shí)間Tbe,由此可以得出:
由該式可知,節(jié)能存在的極限值,只有當(dāng)休眠時(shí)間大于Tbe時(shí),節(jié)能才為正值,此值與運(yùn)行功耗、節(jié)能功耗以及切換狀態(tài)時(shí)間關(guān)閉延遲和喚醒時(shí)間有關(guān).換言之,節(jié)約功耗要大于切換狀態(tài)帶來(lái)的額外能耗,DPM技術(shù)才能節(jié)能.當(dāng)然這個(gè)值,在節(jié)點(diǎn)中可計(jì)算好,存入內(nèi)存中,作為常值調(diào)用比較,省去了計(jì)算帶來(lái)的額外的能耗.
2.2 DVS技術(shù)
DVS技術(shù)工作原理是,當(dāng)系統(tǒng)需要完成大量計(jì)算任務(wù)時(shí),便提高處理器的電壓以增加其處理速度,而當(dāng)系統(tǒng)負(fù)荷不高或待機(jī)時(shí),便降低CPU電壓,從而節(jié)省功耗[2].
DVS技術(shù)源于以下理論公式: P=fV2
其中,P為CPU功率,f是CPU的核心頻率,V為工作電壓.由上式可知,降低CPU功耗,可以通過(guò)降壓,也可以降頻. CPU的核心頻率由時(shí)鐘模塊確定,當(dāng)CPU的負(fù)荷較輕時(shí),時(shí)鐘模塊可以自動(dòng)降低頻率.
DVS的動(dòng)態(tài)調(diào)節(jié)過(guò)程十分復(fù)雜.首先需要對(duì)系統(tǒng)負(fù)載狀況進(jìn)行分析判斷,可以通過(guò)軟件方法查看系統(tǒng)資源來(lái)實(shí)現(xiàn),也可以通過(guò)硬件方法采集中斷、內(nèi)存等使用情況來(lái)實(shí)現(xiàn).其次,通過(guò)對(duì)負(fù)載分析所得出的數(shù)據(jù)來(lái)預(yù)測(cè)下階段的系統(tǒng)狀況,通過(guò)對(duì)下階段系統(tǒng)狀況的分析計(jì)算出系統(tǒng)所需頻率.最后依據(jù)計(jì)算出的頻率來(lái)確定CPU電壓,由電源管理模塊在極短的時(shí)間內(nèi)完成對(duì)電壓的調(diào)節(jié)[3].
2.3 DVS和DPM結(jié)合策略
綜合前文分析,DVS通過(guò)降低電壓和頻率,可以減少動(dòng)態(tài)CPU的能量消耗,DPM通過(guò)調(diào)節(jié)外圍設(shè)備在運(yùn)行模式和睡眠模式之間切換來(lái)減少功耗[4].由此,在系統(tǒng)設(shè)計(jì)中,如果將二者有機(jī)結(jié)合,則會(huì)取得更好的節(jié)能效果.
在系統(tǒng)運(yùn)行過(guò)程中,降低CPU的電壓和頻率來(lái)減少功耗,電壓和頻率越低,功耗也就越小[5].然而,這樣會(huì)導(dǎo)致系統(tǒng)工作時(shí)延增大,外圍設(shè)備在采用DPM策略進(jìn)入休眠模式時(shí)狀態(tài)轉(zhuǎn)換的時(shí)間隨之增加,由之前的分析可知,這時(shí)候的DPM策略可能反而會(huì)導(dǎo)致系統(tǒng)功耗升高,并不能起到節(jié)能作用.因此,在保證系統(tǒng)實(shí)時(shí)性的基礎(chǔ)上,有必要找出CPU工作的合適頻率和電壓.
為了驗(yàn)證本文所述的基于DPM和DVS的電源管理方法,找出CPU工作的合適的頻率和電壓,搭建了一套由處理器,電源,射頻模塊以及上位機(jī)等相關(guān)器件組成的實(shí)驗(yàn)平臺(tái).
3.1 實(shí)驗(yàn)平臺(tái)介紹
本實(shí)驗(yàn)中處理器采用三星公司的S3C2440A,它基于ARM920T內(nèi)核,主頻最高可達(dá)533MHz,一般內(nèi)核電壓(Vcor e)為1.2V,I/O電壓(VDDIO)為3.3V,常供電壓(Valive)為1.2V;同時(shí)S3C2440A還支持用于節(jié)能的動(dòng)態(tài)電壓縮放(DVS)特性,能夠根據(jù)不同工作狀態(tài)動(dòng)態(tài)調(diào)整工作頻率,并且根據(jù)頻率調(diào)整內(nèi)核工作電壓,最大程度減少電源消耗.電源模塊采用LP3913,它是美國(guó)國(guó)家半導(dǎo)體公司推出的一款功能強(qiáng)大的PMU,專門(mén)針對(duì)嵌入式便攜設(shè)備應(yīng)用,具有2路線性電源(LDO)輸出和3路DC—DC Buck變換器輸出,每路輸出電壓可動(dòng)態(tài)調(diào)節(jié).射頻芯片選用挪威Chipcon公司的CC2420(2.4 GHz,支持250 kb/s數(shù)據(jù)傳輸率)或者是 AT86RF230. S3C2440A通過(guò)使用SPI模式與射頻模塊進(jìn)行通信.
3.2 性能測(cè)試
通過(guò)對(duì)射頻模塊AT86RF230和CC2420工作在不同狀態(tài)下功耗的觀察驗(yàn)證DPM策略.AT86RF230發(fā)送模式下電流消耗為16.5mA(3dBm),接收模式為15.5mA,空閑狀態(tài)下1.5mA,關(guān)斷模式下為0.02uA.狀態(tài)轉(zhuǎn)換時(shí)間如表1所示:
表1 AT86RF230狀態(tài)轉(zhuǎn)換時(shí)間
CC2420在發(fā)送模式下電流消耗為17.4mA,接收模式為19.7mA,空閑狀態(tài)下426uA,關(guān)斷模式下僅為0.02uA.利用DPM節(jié)省功耗的同時(shí),必須考慮到狀態(tài)轉(zhuǎn)換所帶來(lái)的能量消耗.CC2420工作模式主要有四種:Off,Power down,Idle,Rx以及Tx.狀態(tài)轉(zhuǎn)換所需時(shí)間如表2所示:
表2 CC2420狀態(tài)轉(zhuǎn)換時(shí)間
根據(jù)公式可以計(jì)算出最小休眠時(shí)間為3.2ms.本實(shí)驗(yàn)中動(dòng)態(tài)設(shè)定Power down時(shí)間分別為0s,0.4s,0.8s,1.2s,測(cè)出平均電流如表3所示:
表3 不同休眠時(shí)間對(duì)應(yīng)的平均電流
由此可見(jiàn),采用DPM策略可以大大降低設(shè)備功耗,而且在保證系統(tǒng)實(shí)時(shí)性的要求下,休眠時(shí)間越長(zhǎng),功耗越低.同理,通過(guò)對(duì)AT86RF230不同狀態(tài)下的功耗及轉(zhuǎn)換時(shí)間的分析也可得出此結(jié)論.接下來(lái)對(duì)DPM與DVS的結(jié)合策略進(jìn)行驗(yàn)證.
S3C2440A支持用于節(jié)能的動(dòng)態(tài)電壓縮放(DVS)特性,能夠根據(jù)不同工作狀態(tài)動(dòng)態(tài)調(diào)整工作頻率,并且根據(jù)頻率調(diào)整內(nèi)核工作電壓.S3C2440A的核心電壓在400MHz下為1.3V,300MHz下為1.2V.
實(shí)驗(yàn)時(shí)選取五組cpu頻率和電壓分別為(400MHz, 1.3V),(375MHz,1.27),(350MHz,1.25),(325MHz,1.23V),(300MHz,1.2V),觀察其功耗(包括cpu功耗、IO控制器及外圍設(shè)備),繪制出下圖:
圖2 S3C2440A在不同頻率下的系統(tǒng)功耗
由圖可知,隨著cpu頻率及電壓的降低,系統(tǒng)的功耗一開(kāi)始是減少的,隨后又隨之上升.處于(350MHz,1.25)的時(shí)候整體功耗最小.相比與不采用節(jié)能策略,該系統(tǒng)節(jié)省功耗約28%.這是由于電壓和頻率降低使得cpu功耗減小,但過(guò)度降低卻大大增加了時(shí)延,外圍設(shè)備在狀態(tài)轉(zhuǎn)換的時(shí)候消耗了大量能量,導(dǎo)致系統(tǒng)整體功耗反而升高.
隨著系統(tǒng)的復(fù)雜性增加以及處理器的發(fā)展,功耗問(wèn)題越來(lái)越受人們的關(guān)注.DPM策略主要是將系統(tǒng)中暫時(shí)不用的外設(shè)切換為睡眠狀態(tài),從而減少能量消耗,但前提是切換過(guò)程所消耗的能量必須小于睡眠狀態(tài)節(jié)省的能量;DVS是通過(guò)動(dòng)態(tài)調(diào)節(jié)CPU的工作電壓和頻率來(lái)減少能量消耗,但電壓降低會(huì)導(dǎo)致系統(tǒng)工作延時(shí)增加.本文通過(guò)對(duì)傳統(tǒng)的節(jié)能方法進(jìn)行分析,提出了一種基于DPM和DVS的節(jié)能策略.最終,本文通過(guò)實(shí)驗(yàn)證明了該方法具有較好的節(jié)能效果,在本實(shí)驗(yàn)平臺(tái)下節(jié)能可達(dá)31%.
〔1〕劉昊,卜愛(ài)國(guó).針對(duì)電壓可調(diào)處理器的低功耗設(shè)計(jì)策略[J].電路與系統(tǒng)學(xué)報(bào),2006,11(5):44-50.
〔2〕阮幼林,劉干.一種采用動(dòng)態(tài)電壓調(diào)整的實(shí)時(shí)節(jié)能調(diào)度算法[J].小型微型計(jì)算機(jī)系統(tǒng),2008,29(4):694-698.
〔3〕Lee Y,Reddy K,Krishna C.Scheduling techniques for reducing leakage power in hard real-time systems[C].ECRTS,2003.
〔4〕Cao,Z.,Foo,B.,He,L.,Schaar,M.V.D.:‘Optimality and improvement of dynam ic voltage scaling algorithms for multimedia applications’,IEEE Trans.Circuits Syst.I:Reg.Pap.,2010,57, (3),pp.687–690.
〔5〕W.Y.Lee,“Energy-Saving DVFS scheduling ofmultiple periodic Real-Time tasks on multi-core processors,”in Proceedingsof the13th DS-RT,2009,pp.216-223.
TP368.1
A
1673-260X(2013)11-0013-02
安徽高校省級(jí)自然科學(xué)研究重點(diǎn)項(xiàng)目(KJ2013A042)
赤峰學(xué)院學(xué)報(bào)·自然科學(xué)版2013年22期