【摘要】本文中為實(shí)現(xiàn)植入式的腦電信號(hào)特征提取，而設(shè)計(jì)的基于PCA神經(jīng)網(wǎng)絡(luò)算法的CMOS集成化設(shè)計(jì)。本文的PCA神經(jīng)網(wǎng)絡(luò)算法的硬件完全采用模擬電路來(lái)實(shí)現(xiàn)，以滿(mǎn)足植入式的芯片，需要具有低功耗，低面積的特點(diǎn)。本文中基于PCA神經(jīng)網(wǎng)絡(luò)的計(jì)算特點(diǎn)，設(shè)計(jì)出低功耗的基于亞閾值區(qū)的積分器功耗在990nW，輸入線(xiàn)性范圍足夠大的乘法器，加法器模塊，來(lái)實(shí)現(xiàn)設(shè)計(jì)低功耗，低面積的神經(jīng)信號(hào)處理電路。最終驗(yàn)證模擬電路實(shí)現(xiàn)的PCA結(jié)構(gòu)的結(jié)果。

【關(guān)鍵詞】PCA神經(jīng)網(wǎng)絡(luò)算法閾值區(qū)低功耗低面積積分器

一、引言

本文中為實(shí)現(xiàn)植入式的腦電信號(hào)特征提取，而設(shè)計(jì)的一種基于模擬模塊的硬件實(shí)現(xiàn)方法，實(shí)現(xiàn)對(duì)神經(jīng)spike信號(hào)的神經(jīng)網(wǎng)絡(luò)算法的特征提取的PCA2-1網(wǎng)絡(luò)，本文的神經(jīng)網(wǎng)絡(luò)算法的硬件完全采用模擬電路來(lái)實(shí)現(xiàn)，以滿(mǎn)足植入式的芯片，需要具有低功耗，低面積的特點(diǎn)。本文中的特征提取選擇了主成分分析法（PCA），采用基于PCA算法的全模擬電路實(shí)現(xiàn)架構(gòu)，由具有足夠線(xiàn)性范圍的模擬乘法器，基于亞閾值區(qū)的積分器，合理的加法器模塊，來(lái)實(shí)現(xiàn)設(shè)計(jì)低功耗，低面積的神經(jīng)信號(hào)處理電路。最終驗(yàn)證通過(guò)模擬電路實(shí)現(xiàn)的神經(jīng)特征提取電路的權(quán)值變化和MATLAB計(jì)算出的權(quán)值變化相一致，以此來(lái)證明該系統(tǒng)的正確性。

二、PCA神經(jīng)網(wǎng)絡(luò)

主分量分析的目的在于減少數(shù)據(jù)維數(shù)。其基本思想是提取出空間數(shù)據(jù)中的主要特征（主分量），減少數(shù)據(jù)冗余，去掉數(shù)據(jù)相關(guān)性，使得數(shù)據(jù)能夠在一個(gè)低維空間來(lái)處理。它確定一個(gè)方向向量w，使得輸入向量x在該方向上的投影y=wTx的方差最大。PCA神經(jīng)網(wǎng)絡(luò)克服了傳統(tǒng)方法的缺點(diǎn)，它通過(guò)學(xué)習(xí)自動(dòng)收斂到主分量方向而不用計(jì)算相關(guān)矩陣[2]。本文中的實(shí)現(xiàn)PCA的神經(jīng)網(wǎng)絡(luò)為一個(gè)單層的前向網(wǎng)絡(luò)。

本文中的基于神經(jīng)網(wǎng)絡(luò)的PCA的算法實(shí)現(xiàn)步驟如下：

（1）在t=1時(shí)，用小的隨機(jī)數(shù)賦給主元神經(jīng)網(wǎng)絡(luò)的權(quán)值，另權(quán)值修正系數(shù)為一小的正數(shù)；

（2）對(duì)于在t=1，從訓(xùn)練樣本集中選取樣本輸入網(wǎng)絡(luò)，計(jì)算：

由于積分器的輸出是權(quán)值w，所以對(duì)輸出幅度有較高要求。本文采用的積分器的OTA為兩個(gè)單端輸出的鏡像電流源結(jié)構(gòu)。這樣輸出的幅度是全差分雙端輸出的2倍。而且兩個(gè)單端輸出很好的提高了電路的共模抑制比CMRR。OTA的輸出級(jí)為共源共柵的結(jié)構(gòu)，這讓OTA的輸出

圖3為對(duì)輸入數(shù)據(jù)進(jìn)行長(zhǎng)時(shí)間的仿真后數(shù)據(jù)的圖像特性，可以看出w的值有很好的收斂特性。

三、總結(jié)

PCA算法在噪聲比較大的情況下容易聚類(lèi)失敗，而本文中的系統(tǒng)是作為已經(jīng)實(shí)現(xiàn)的低噪聲放大器和NEO信號(hào)去噪檢測(cè)之后的一級(jí)，所以選取PCA作為特征提取的方法是可行的。本文設(shè)計(jì)了一種基于神經(jīng)網(wǎng)絡(luò)算法的信號(hào)特征提取的硬件實(shí)現(xiàn)，采用了完全的模擬電路來(lái)實(shí)現(xiàn)。并根據(jù)算法的特點(diǎn)，合理的選擇和改進(jìn)積分器電路和乘法器電路的拓?fù)浣Y(jié)構(gòu)，來(lái)實(shí)現(xiàn)電路的功能。并實(shí)現(xiàn)了系統(tǒng)的低功耗，低面積的特點(diǎn)。有利于集成于植入式系統(tǒng)的實(shí)現(xiàn)。通過(guò)對(duì)輸入一組方波數(shù)據(jù)的仿真，通過(guò)短時(shí)間來(lái)驗(yàn)證瞬態(tài)輸出的準(zhǔn)確性，而長(zhǎng)時(shí)間的仿真來(lái)驗(yàn)證該系統(tǒng)可有效的讓權(quán)值w收斂。

參考文獻(xiàn)

[1] Hongge Li， Zhao Wei， Zhang Youguang. Micropower fully integrated CMOS readout interface for neural recording application[J]. 2010， 50（2）： 273-281.

[2] Oja E. Principal Components， Minor Components， and Linear Neural Networks[J]. Neural Networks， 1992，5（6）：927-935.

[3] Tung-Chien Chen.A Biomedical multiprocessor SoC for closed Loop Neuroprosthetic Application[C].2009

[4] Danica Stefanonic .Structured Analog CMOS Design