【摘要】電子設備中所有的電磁干擾（EMI）都發(fā)生在電路級，尤其以數(shù)字電路最為突出。本文就如何防止常見的電磁干擾問題，提出數(shù)字電路板設計過程中的幾點注意事項和常用方法。

【關鍵詞】數(shù)字電路印制板電磁兼容性

印制電路板（PCB）是電子設備最基本的組成部分，是各種電子元器件之間進行電氣連接的“橋梁”。隨著電子技術的迅猛發(fā)展，人們對PCB所賦予的功能越來越強大，元器件及印制線密度越來越高，隨之帶來的電磁兼容性問題也更加突出。要使電子設備發(fā)揮最佳性能，除了正確的元器件選擇和最優(yōu)化的電路設計外，良好的PCB電磁兼容性設計也能起到事半功倍的效果。

現(xiàn)代電子設備中數(shù)字電路的應用已十分普及，其干擾及抗干擾問題不可忽視，本文僅就數(shù)字電路PCB電磁兼容性設計中存在的普遍性問題進行探討。

一、識別關鍵電路

經(jīng)驗證明，90%以上的電磁干擾（EMI）問題是由10%左右的關鍵電路引起的，只要能正確識別和注重關鍵電路的設計，就可預防很多EMI問題。

對于發(fā)射來說，最大的干擾是高速重復信號，如時鐘信號和總線信號，這些信號含有豐富的高次諧波，是現(xiàn)成的高頻“發(fā)射源”，易產(chǎn)生噪聲。因此，對諸如時鐘發(fā)生器、晶振和數(shù)字信號處理器（DSP）等器件，要相互靠近排列，并遠離邏輯電路，對DC/DC器件要遠離易被干擾的信號線。

對于敏感度問題，最大的干擾是復位線、中斷線和控制線，如果這些電路被干擾，整個系統(tǒng)工作就有可能出現(xiàn)混亂。通過增加去耦或濾波電路就能防止此問題出現(xiàn)。輸入/輸出（I/O）電路對發(fā)射和抗擾度來說也很關鍵，因為它們與外界相連，很可能起到天線作用而向外輻射。

二、選擇器件時注意EMI問題

在不改變邏輯電路的情況下，選擇低速率的器件有助于降低發(fā)射干擾。例如：當5MHz的時鐘頻率增加到15MHz時，發(fā)射會增大3倍。在設計改進時，選用的高速器件盡可能與原來的管腳兼容，可以提高效率。

高速CMOS電路由于消耗的是尖峰電流，會在VCC線上引起嚴重的諧波發(fā)射，應用時需在COMS電路VCC端與地之間增加去耦電容或加一個小的鐵氧體珠與VCC串聯(lián)。高速CMOS器件時，在輸出端串聯(lián)一個小的阻尼電阻（10～47Ω）能解決因信號線過長易產(chǎn)生產(chǎn)生的“振鈴”現(xiàn)象。通常時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近排列。繼電器、大電流開關及DC/DC開關電源都會帶來干擾，要合理分開，使相互之間的耦合較小。

三、電路板選擇

采用具有接地平面（全地平面）的多層印制板，EMI問題會得到較大改善，若從兩層印制板改為多層設計，其性能會得到數(shù)十倍的提高。

經(jīng)驗證明，當時鐘頻率大于5MHz或者脈沖上升時間小于5ns時，適合選多層印制板。對于多層板，電源平面與地平面應彼此靠近，將其中一層作為全地平面，可減少接地阻抗，關鍵印制線最好排在內(nèi)層，一般信號線可走在外層。

對數(shù)字電路雙層印制板，優(yōu)先使用地線柵格或點陣布線來填充印制板上空著的區(qū)域，可減少接地阻抗、接地回路和信號回路，要注意把關鍵線（如時鐘、復位線等）接近地回線來模擬多層板。

四、選擇初步布線

關鍵信號線優(yōu)先。電源、高速信號、時鐘信號和同步信號等關鍵信號優(yōu)先考慮，并為期盡量提供單獨的布線層。布局上要按功能進行分組，把高速電路與低速電路、高電壓與低電壓、數(shù)字電路與模擬電路分開布局。特別注意振蕩器和晶體保持離外部I/O電路、內(nèi)部電纜和連接器至少25.4㎜的距離。

要用手工布關鍵線，在自動布線完成后，一定要仔細檢查關鍵線的走向，并盡可能短。

對于高頻電路，注意端接印制線問題，通常印制板的線長大于50㎜/ns上升時間時就需要進行端接，典型的端接是在線路上并聯(lián)R或RC、串聯(lián)R、并聯(lián)二極管等。

五、注意電源去耦

在數(shù)字電路中，當電路從一個狀態(tài)轉換為另一個狀態(tài)時，就會在電源線上產(chǎn)生很大的尖峰電壓，形成瞬變的噪聲電壓。局部去耦能減少電源線噪聲干擾，處理的原則是：在電源輸入端并接10～100μF鉭電容器與高頻電容器并聯(lián)；對數(shù)字處理器件，必須在其電源引腳最近處并接高頻去耦電容器。多個數(shù)字處理器件，必須對每個電源端分別進行去耦。要特別注意高速COMS器件，一般情況下，電容值取值在0.01～0.1μF范圍內(nèi)效果最好，并且要保持最短的引線。

保持電容器引線足夠短，在高頻時，電容器引線具有自感，會形成串聯(lián)諧振電路，產(chǎn)生高頻寄生振蕩，應盡量使用表面貼裝器件（SMT）。

六、注意連接器

印制板連接器應盡可能遠離如時鐘、功率變壓器等輻射源，也要遠離復位或中斷等控制電路。

在連接器上要合理分布信號返回線，使信號路徑和返回線為最小化地環(huán)，避免潛在的天線環(huán)，因此，應把關鍵線安排在緊靠回路線上，以減少信號回路面積。必要時，在連接器上多安排一些地線作為線間隔離。在控制線的入口處增加RC濾波器，消除傳輸中出現(xiàn)的干擾。

七、注意時鐘

時鐘信號線最容易產(chǎn)生電磁輻射干擾，走線時應與地線回路相靠近。晶振、諧振器和振蕩器模塊布局時盡可能地靠近處理器，通常在其下面布有交叉陰影線的接地平面或外殼通過短導線與電路地平面相連。

最好使用晶體振蕩器，其諧波能量較小，在確定了振蕩器之后，不要隨意更換供應商。

在時鐘輸出線上，可串聯(lián)10～47Ω的阻尼電阻或應用鐵氧體珠有助于減少振鈴，控制反射。在所有的鐘控器件上，應對VCC進行去耦，切勿與具有I//O功能的器件共用同一集成電路，否則，控制線或信號線會被時鐘噪聲調(diào)制。使時鐘線遠離I/O電路，防止不需要的串擾。

八、注意復位

大多數(shù)中斷和復位信號工作頻率達不到最大電路速度，在其輸入端增加高頻濾波可有效消除不需要的復位和中斷。在印制板布線時，也應使這些關鍵線遠離別的快速轉換電路和I/O電路，并遠離印制板的邊緣。

九、注意I/O電路

I/O耦合噪聲是EMI問題的一個主要來源。高頻噪聲可通過信號通路直接耦合，也可通過電源線或接地線“調(diào)制”間接耦合，還可通過寄生電容和串擾耦合。要對I/O電路的電源和地進行高頻去耦，并對信號線進行高頻濾波。I/O驅動電路也應盡量靠近印制板的接插件排列。

十、盡早和經(jīng)常性測試

應制定貫穿整個設計階段的EMI工程測試計劃，盡早收集相關信息，不要等到樣機完成后才進行EMI測試。否則，不僅進度受到影響，費用也會成倍增長。在進行發(fā)射測試或抗擾度測試時，可通過開發(fā)必要的測試軟件，使系統(tǒng)部分工作或全部工作。在條件允許的情況下，進行仿真測試也是行之有效的辦法之一?？傊瑢MI問題要早考慮、早測試、早解決，做到有備無患。

十一、結束語

印制電路板的電磁兼容性設計是一個技巧性很強的工作，需要長期、大量的經(jīng)驗和技術積累，是無法照搬和抄襲的。只要在設計中嚴格遵循基本的設計準則，不斷總結和汲取以往研制過程中的經(jīng)驗和教訓，電磁兼容性設計問題就不難解決了。

參考文獻

[1]路宏敏.工程電磁兼容.西安：西安電子科技大學出版社，2003

[2]鄭軍奇. EMC電磁兼容設計與測試案例分析.北京：電子工業(yè)出版社，2010