臧 威，劉 芳，李 銳

(中國航空工業(yè)自動控制研究所 軟件工程中心，陜西 西安710065)

飛行控制系統(tǒng)是典型安全關(guān)鍵系統(tǒng)，總線就是神經(jīng)中樞，系統(tǒng)的安全性、可靠性與之密切相關(guān)。素有“SAFE BUS”之稱的ARINC659總線［1］基于時間觸發(fā)協(xié)議，其時間行為通過設(shè)計階段的指令表規(guī)劃確定。如圖1所示，由于總線時間槽與規(guī)劃表存儲器中的指令存在著一一對應(yīng)關(guān)系，可以看到，在時間槽α內(nèi)，總線必將執(zhí)行指令TXα，以此類推，其余時間槽位內(nèi)的總線行為也是唯一確定的，這正是時間確定性的體現(xiàn)?？偩€的性能可滿足飛控系統(tǒng)需求，享有“SAFE BUS”之名，波音777已將該總線成功應(yīng)用到航電通信中。

時間規(guī)劃是總線應(yīng)用的關(guān)鍵。傳統(tǒng)方式下，規(guī)劃工作主要依賴純文本操作，由于缺乏相應(yīng)規(guī)則保障機制，過程繁瑣且效率低下，完整表指令開發(fā)至少需要一周時間。隨著采用ARINC659總線的課題日益增多，通用總線開發(fā)平臺研制工作越顯迫切。在國外，相關(guān)技術(shù)被Honeywell公司壟斷并實施封鎖;在國內(nèi)，文獻(xiàn)［2～5］對總線的部分運作機制和邏輯進(jìn)行了研究和實現(xiàn)，文獻(xiàn)［6～7］則對總線芯片邏輯驗證平臺的搭建進(jìn)行了闡述，但包含硬件邏輯設(shè)計、特別是配套軟件工具鏈在內(nèi)的集成開發(fā)平臺的研制工作相關(guān)研究甚少。本文闡述了自主研制的ARINC659集成開平臺:通過完全遵循《ARINC659協(xié)議》、具有自主知識產(chǎn)權(quán)的協(xié)議芯片和開發(fā)工具鏈的協(xié)同運作，構(gòu)建出涵蓋硬件、邏輯設(shè)計到指令表規(guī)劃、編譯鏈接、加載和監(jiān)控調(diào)試的全流程集成開發(fā)平臺。工程試驗和應(yīng)用表明，其大幅降低了應(yīng)用的復(fù)雜度，提高了開發(fā)設(shè)計的效率，加快了工程化應(yīng)用的步伐。

圖1 ARINC659總線時間觸發(fā)運作模式

1 平臺架構(gòu)

ARINC659集成開發(fā)平臺由硬件和軟件部分構(gòu)成。硬件部分的協(xié)議芯片是平臺核心，開發(fā)工具鏈?zhǔn)强偩€行為確定性設(shè)計的有力保障，兩者相輔相成。圖2顯示了開發(fā)平臺的總體架構(gòu)。

圖2 開發(fā)平臺主體架構(gòu)

1.1 平臺硬件

平臺硬件部分由總線邏輯、監(jiān)控板和LRM節(jié)點單元組成，總線包括ARINC659背板通訊總線以及IEEE1149.5［8］調(diào)試加載總線。節(jié)點單元通過接口單元(BIU)掛接在總線上，在總線協(xié)議芯片的控制下進(jìn)行通訊。平臺硬件相當(dāng)于一臺工程應(yīng)用中的飛行控制計算機，它已含括其中最為關(guān)鍵的部分。

1.2 平臺軟件

平臺軟件部分包括PC終端上運行的ARINC659總線開發(fā)工具鏈以及駐留平臺硬件監(jiān)控板IP核內(nèi)的交互程序。PC終端完成指令表規(guī)劃、窗口波形仿真、規(guī)則檢查、編譯鏈接等基礎(chǔ)功能。交互程序是平臺軟硬部分的紐帶，PC終端通過RS232總線與它實現(xiàn)數(shù)據(jù)互傳并建立軟硬件握手通訊機制，開發(fā)工具鏈的指令表一鍵式加載、單板監(jiān)控和總線調(diào)試等高級開發(fā)功能的實現(xiàn)正基于此。圖3顯示了軟件主要界面模塊在指令表開發(fā)流程中的分布情況，可以看到，從指令表規(guī)劃到總線調(diào)試，在流程的每個環(huán)節(jié)上，都有專用的軟件模塊負(fù)責(zé)相應(yīng)的工作。

圖3 總開發(fā)流程和工具鏈的部分圖形化界面模塊

2 平臺實現(xiàn)

2.1 硬件部分

(1)總線邏輯(芯片)。ARINC659總線采用四余度架構(gòu)，每一余度具有獨立時鐘，主時鐘連同以上4個時鐘構(gòu)成了芯片的5個時鐘域，而時鐘域的同步性能在一定程度上決定著芯片研制的成敗。

基于對兩款總線協(xié)議的消化與理解，通過對時鐘域同步、雙BIU之間協(xié)同工作、比較與互監(jiān)控、BIU發(fā)送數(shù)據(jù)的自監(jiān)控、異步RAM的同步讀寫沖突等技術(shù)的研究，文中研制了具有自主知識產(chǎn)權(quán)的時間觸發(fā)通訊平臺協(xié)議芯片，如圖4所示，進(jìn)行了流片并通過了系統(tǒng)級驗證。

圖4 協(xié)議芯片的版圖

ARINC659總線和IEEE1149.5總線的協(xié)議芯片出現(xiàn)在監(jiān)控板和各節(jié)點單元的BIU中，邏輯均嚴(yán)格遵循各自協(xié)議。各節(jié)點總線接口單元中均含有兩款協(xié)議芯片，節(jié)點通過BIU收發(fā)數(shù)據(jù)并均按照相應(yīng)總線協(xié)議的規(guī)定運作。另外，芯片邏輯研制過程中，為配合調(diào)試監(jiān)控技術(shù)，還定義了多種記錄總線運行狀態(tài)的寄存器。

(2)監(jiān)控版。EEPROM存放二進(jìn)制指令表，ARINC659總線協(xié)議芯片按照指令表控制著監(jiān)控節(jié)點的數(shù)據(jù)收發(fā)等總線行為。加載、監(jiān)控和調(diào)試中，通過IEEE1149.5總線，節(jié)點單元以“從”身份受控于“主”身份的監(jiān)控板。監(jiān)控板采集過程中的數(shù)據(jù)和狀態(tài)信息，專為調(diào)試、加載和監(jiān)控研制，飛控計算機正常工作時，它將不再出現(xiàn)。另外，前述的交互程序位于監(jiān)控板邏輯的IP核內(nèi)。

(3)LRM節(jié)點單元。EEPROM存放二進(jìn)制指令表，ARINC659總線協(xié)議芯片按照指令表控制本節(jié)點數(shù)據(jù)收發(fā)等總線行為;通過IEEE1149.5總線協(xié)議芯片的控制，節(jié)點單元與監(jiān)控板進(jìn)行通訊，實現(xiàn)加載、調(diào)試和監(jiān)控等功能。節(jié)點單元是組成飛控計算機基本的功能模塊，具有各自的專屬功能單元。

2.2 軟件部分

表1所示為全部軟件模塊的屬性信息。軟件部分各個模塊通過功能協(xié)同，形成開發(fā)工具鏈。研制中突破的關(guān)鍵技術(shù)包括:指令規(guī)則檢測比對技術(shù)、波形時序仿真算法與圖形化仿真技術(shù)、指令編譯鏈接技術(shù)、ARINC659總線調(diào)試技術(shù)和故障注入技術(shù)等。

表1 軟件工具鏈模塊屬性

(1)替換器模塊。用戶可采用類似C語言“#define”宏定義的格式編寫指令表，工具鏈通過調(diào)用替換器得到遵循協(xié)議的指令表。這種機制是對《ARINC659協(xié)議》的創(chuàng)新拓展，增強了表指令的可讀性和可維護(hù)性。

(2)仿真模塊。完成指令窗口時序仿真和重要參數(shù)計算。按時長比例顯示時序波形，用戶在硬件調(diào)試前便可基于圖形化界面分析窗口分布、波形周期等重要信息;同時，還生成仿真報告，并與源文件進(jìn)行了交叉關(guān)聯(lián)。這些機制可使得規(guī)劃漏洞及早修補，避免后級傳遞。

(3)編譯、鏈接模塊。編譯模塊解析總線指令表獲取每個單板專屬指令的匯編和目標(biāo)文件:匯編文件用于單板仿真和反向解析比對，目標(biāo)文件用于鏈接生成二進(jìn)制文件?？偩€指令面向全部節(jié)點，而專屬指令只針對某一節(jié)點，每條指令采用異于總線指令的編碼方式描述本節(jié)點個體行為。采用該方式可提升單板指令執(zhí)行效率并節(jié)省存儲空間。

鏈接模塊將若干目標(biāo)文件按平臺方案規(guī)定格式拼接整合為二進(jìn)制加載文件，可參與合并的文件由“COMBINABLE”指令指定。加載文件含帶若干節(jié)點的指令，故加載節(jié)點可在指定的飛控機槽位間復(fù)用并執(zhí)行相應(yīng)功能。

(4)單板監(jiān)控模塊。完成單板的監(jiān)控功能。用戶通過連續(xù)讀取、周期讀取、單次寫入、文件寫入等方式，控制和觀測目標(biāo)節(jié)點狀態(tài)，協(xié)助完成板級調(diào)試和故障排查。

(5)總線調(diào)試模塊。模塊嚴(yán)格遵循《ARINC659協(xié)議》定義的調(diào)試特征，基于IEEE1149.5調(diào)試總線，實現(xiàn)ARINC659總線單步、時間斷點等調(diào)試技術(shù)，完成機箱級綜合調(diào)試。用戶可對總線進(jìn)行故障注入，并對總線數(shù)據(jù)進(jìn)行觀測、修改，從而模擬實際運行中多種可能故障狀態(tài)。模塊將總線運作狀態(tài)顯形化，有效協(xié)助用戶發(fā)現(xiàn)并解決機箱系統(tǒng)級潛在故障和問題。

3 應(yīng)用示例與性能比對

ARINC659總線每個余度的功能模塊掛接在ARINC659總線上，用戶通過規(guī)劃模塊的時間槽位及動作，完成飛控系統(tǒng)諸多參數(shù)與控制信號的傳遞。

通過一份含有3個模塊的指令表闡述了基于集成平臺的開發(fā)過程。實際應(yīng)用案例更為復(fù)雜，但其機制相似。讓節(jié)點LRM1將自帶RAM的10個字發(fā)送至LRM2。為配合監(jiān)控環(huán)節(jié)之需，再讓LRM2把數(shù)據(jù)發(fā)送給監(jiān)控板LRM_M，從而實現(xiàn)LRM1至LRM2數(shù)據(jù)發(fā)送的監(jiān)控。監(jiān)控可通過用戶指令設(shè)置與監(jiān)控板信息采集實現(xiàn)。

步驟1在主界面模塊中創(chuàng)建工程并編寫指令表。

步驟2調(diào)用自動編譯鏈接功能，完成替換、規(guī)則檢查、編譯和鏈接。鏈接器按“COMBINABLE”的指定把LRM_1和LRM_2的目標(biāo)文件鏈為二進(jìn)制文件LINK_1_2，LRM_M的目標(biāo)文件則單獨形成二進(jìn)制文件LINK_M。

步驟3調(diào)用仿真器進(jìn)行仿真，查看波形分布、相關(guān)參數(shù)和仿真日志，如圖5所示。

圖5 仿真結(jié)果和日志

步驟4基于硬件開發(fā)平臺(插裝有監(jiān)控節(jié)點LRM_M和普通節(jié)點LRM_1、LRM_2)，調(diào)用加載器將LINK_1_2、LINK_M兩份二進(jìn)制文件加載至相應(yīng)目標(biāo)節(jié)點。

步驟5調(diào)用單板監(jiān)控器，讀取LRM_M上RAM中以0x160為起始的連續(xù)10個地址單元，監(jiān)控LRM_1發(fā)送LRM_2的數(shù)據(jù)、時標(biāo)版本信息以及其它狀態(tài)信息。

步驟6將連同監(jiān)控節(jié)點在內(nèi)的3個節(jié)點移裝至飛控計算機，調(diào)用總線調(diào)試模塊進(jìn)行單步、時間等斷點調(diào)試和其它總線操作。至此完成了最基本的開發(fā)過程，如圖6所示。

圖6 基于集成開發(fā)平臺的開發(fā)過程

基于集成平臺的基本開發(fā)過程，相對于采用傳統(tǒng)方式開發(fā)較簡單。借助ARINC659集成開發(fā)平臺，擺脫傳統(tǒng)方式，用戶只需通過圖形化界面一次性開發(fā)針對全體模塊的通用表指令程序，通過規(guī)則檢測和仿真模塊可鎖定并指導(dǎo)排除其中漏洞和隱患，編譯與鏈接模塊將通用表程序“拆解”為針對單個或某些模塊的專屬二進(jìn)制表指令，加載模塊通過智能識別目標(biāo)板自動進(jìn)行加載，最后通過調(diào)試與監(jiān)控模塊，用戶可以動態(tài)監(jiān)控、跟蹤運行狀態(tài)。

為更好地說明平臺優(yōu)勢，將傳統(tǒng)方式與平臺開發(fā)方式的性能數(shù)據(jù)及某重點課題經(jīng)歷的傳統(tǒng)方式與集成平臺方式開發(fā)的兩個階段，由表2和表3將前后方式的功能覆蓋和性能指標(biāo)進(jìn)行了對比。

表2 功能覆蓋對比

表3 性能指標(biāo)對比

從對比結(jié)果可見，相較于傳統(tǒng)方式，基于平臺的開發(fā)模式實現(xiàn)了更為完備的功能覆蓋，從仿真、監(jiān)控到調(diào)試，這些功能保障了開發(fā)的閉環(huán)和可控，進(jìn)而形成了完善的總線開發(fā)流程。而由量化指標(biāo)看，從指令表設(shè)計到故障排除，平臺可使時間投入得以縮短為幾分之一至幾十分之一，通過兩年多的應(yīng)用實踐，平臺取得了良好的效益。

4 結(jié)束語

以協(xié)議芯片和開發(fā)工具鏈的研制為核心，構(gòu)建了ARINC659總線集成開發(fā)平臺，并形成了基于平臺的全套開發(fā)流程。開發(fā)平臺實現(xiàn)了時間規(guī)劃工作的智能覆蓋，縮短了總線開發(fā)周期，提升了工作能效。

［1］Airlines Electronic Engineering Committee.Backplane Data Bus ARINC659 Specification［S］.Annapolis，USA:Aeronautical Radio Inc，1993.

［2］ 汪迪娜，樊曉椏，安建峰.ARINC659總線監(jiān)控卡的設(shè)計與實現(xiàn)［J］.微電子學(xué)與計算機，2011，47(8):44－46.

［3］ 何向棟，樊曉椏，安建峰.ARINC659總線接口跨時鐘的研究與設(shè)計［J］.計算機工程，2010，36(20):214－216.

［4］ 李寶羽，張盛兵，安建峰.ARINC659總線協(xié)議同步機制的研究與實現(xiàn)［J］.航空計算技術(shù)，2009，29(2):117－119.

［5］ 孟銳，張盛兵，安建峰.ARINC659總線協(xié)議容錯機制的一種設(shè)計與實現(xiàn)［J］.航空計算技術(shù)，2008，38(6):111－118.

［6］ 馬寧，李玲，田澤，等.ARINC659總線協(xié)議芯片的仿真驗證［J］.計算機技術(shù)與發(fā)展，2010，20(1):205－208.

［7］ 強新建，田澤，淮治華.基于ARINC659的FPGA原型驗證平臺的構(gòu)建與實現(xiàn)［J］.計算機工程與設(shè)計，2010，31(12):2726－2728.

［8］Test Standards Technology Committee of the IEEE Computer society.ISBN 1－55937－558－2 IEEE Standard for Module Test and Maintenance Bus(MTM－Bus)protocol［S］.New York，USA:the Institute of Electrical and Electronics Engineers，Inc.，1995.