唐艷秋　張星祥　李新娥　任建岳

摘要：采用SONY 行間轉(zhuǎn)移型面陣CCD ICX415AL 作為圖像傳感器，設(shè)計(jì)了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時(shí)序發(fā)生器產(chǎn)生CCD驅(qū)動(dòng)信號(hào)。采用相關(guān)雙采樣技術(shù)濾除了視頻信號(hào)中的相關(guān)噪聲，提高信噪比。在Quartus Ⅱ 9.1開(kāi)發(fā)環(huán)境下采用VHDL編程，并利用Modelsim SE 6.5仿真軟件進(jìn)行仿真測(cè)試。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的時(shí)序滿(mǎn)足ICX415AL的時(shí)序要求，在29.5 MHz的時(shí)鐘驅(qū)動(dòng)下，每秒輸出50幀圖片，能滿(mǎn)足高速跟蹤要求。

關(guān)鍵詞：行間轉(zhuǎn)移型面陣CCD； 驅(qū)動(dòng)時(shí)序； 相關(guān)雙采樣； FPGA

中圖分類(lèi)號(hào)：TN386.5?34 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1004?373X（2013）02?0123?03

0 引 言

CCD（Charge Coupled Device）是20世紀(jì)70年代初發(fā)展起來(lái)的新型半導(dǎo)體集成光電器件，它可以把通過(guò)光學(xué)鏡頭投影到其上的景物可見(jiàn)光信號(hào)轉(zhuǎn)換成比例的電荷包，并在適當(dāng)?shù)臅r(shí)鐘脈沖的驅(qū)動(dòng)下進(jìn)行定向轉(zhuǎn)移，從而輸出成為電壓視頻圖像。CCD具有集成度高、功耗小、體積小、工作電壓低、靈敏度高等優(yōu)點(diǎn)[1?2]，目前已廣泛應(yīng)用與空間遙感、對(duì)地觀測(cè)等領(lǐng)域。

按結(jié)構(gòu)分類(lèi)，CCD可分為線(xiàn)陣CCD和面陣CCD，而面陣CCD按排列方式又可分為全幀轉(zhuǎn)移（Full Frame）CCD、幀轉(zhuǎn)移（Frame Transfer）CCD以及行間轉(zhuǎn)移（Interline Transfer）CCD。三種類(lèi)型的CCD各有優(yōu)缺點(diǎn)，其中行間轉(zhuǎn)移CCD不需要機(jī)械快門(mén)，速度最快，最適合用于觀測(cè)快速運(yùn)動(dòng)的物體。本文設(shè)計(jì)了一種行間轉(zhuǎn)移型面陣CCD的高速驅(qū)動(dòng)電路[3?4]。

1 行間轉(zhuǎn)移型面陣CCD的結(jié)構(gòu)和工作模式

本設(shè)計(jì)采用的是SONY公司的ICX415AL型號(hào) CCD芯片，ICX415AL是行間轉(zhuǎn)移型面陣CCD，對(duì)角線(xiàn)為8 mm，尺寸為8.3 μm×8.3 μm，總像元素為823（H）×592（V），有效像元為782（H）×582（V）。它不僅具有高靈敏度、低暗電流的特性，而且還具有優(yōu)秀的抗開(kāi)花技術(shù)。ICX415AL還具有連續(xù)可變的電子快門(mén)功能，可以通過(guò)控制曝光時(shí)間，獲得不用曝光條件下的圖像[5]。

ICX415AL的結(jié)構(gòu)如圖1所示。其中，感光單元與存儲(chǔ)單元相鄰排列，相當(dāng)若干個(gè)單邊傳輸?shù)木€(xiàn)陣CCD按垂直方向排列，在積分時(shí)間結(jié)束后，感光單元電荷轉(zhuǎn)移到相鄰的存儲(chǔ)單元，在垂直轉(zhuǎn)移脈沖V1，V2，V3的共同作用下一行一行的轉(zhuǎn)移至水平移位寄存器，在水平轉(zhuǎn)移脈沖H1，H2和復(fù)位脈沖RG的共同作用下經(jīng)放大器讀出。

ICX415AL偏置電路設(shè)計(jì)包括電源電壓以及各種驅(qū)動(dòng)時(shí)序電壓。經(jīng)仔細(xì)分析得出，CCD的垂直轉(zhuǎn)移信號(hào)電壓為-7.5 V，0 V，15 V三個(gè)級(jí)次，水平移位信號(hào)和復(fù)位信號(hào)電壓為5 V，基底信號(hào)電壓為22.5 V，F(xiàn)PGA供電電壓為3.3 V。綜合CCD供電系統(tǒng)要求，選用24 V作為外部電壓，使用YD12?24S15芯片獲得15 V和-12 V電壓，利用YD16?24S05芯片獲得5 V電壓。分別將-12 V和5 V電壓經(jīng)過(guò)芯片LM2991和芯片LT1764EQ轉(zhuǎn)換為-7.5 V和3.3 V電壓，這樣就獲得了整個(gè)電路所需要的電壓。

時(shí)序驅(qū)動(dòng)電路的設(shè)計(jì)比較復(fù)雜，對(duì)成像效果至關(guān)重要，因此，時(shí)序驅(qū)動(dòng)電路的設(shè)計(jì)是整個(gè)系統(tǒng)的關(guān)鍵[6?7]。ICX415AL芯片有3種驅(qū)動(dòng)模式：逐行掃描模式、場(chǎng)讀出模式和中心掃描模式。其中逐行掃描模式具有較高的分辨率，且在29.5 MHz的時(shí)鐘驅(qū)動(dòng)下可以達(dá)到每秒50幀圖像，滿(mǎn)足設(shè)計(jì)的需要，因此本設(shè)計(jì)采用逐行掃描模式。在該模式下，CCD需要7個(gè)驅(qū)動(dòng)信號(hào)，垂直轉(zhuǎn)移時(shí)鐘V1，V2，V3，水平轉(zhuǎn)移時(shí)鐘H1和H2，復(fù)位時(shí)鐘信號(hào)RG，以及控制曝光時(shí)間的基底時(shí)鐘SUB。CCD的一個(gè)周期包括感光階段和轉(zhuǎn)移階段。在感光階段，給基底提供一個(gè)時(shí)鐘信號(hào)，在信號(hào)高電平期間，CCD處于偏置階段，開(kāi)始收集電荷，儲(chǔ)存電荷的多少取決于外界光亮度以及曝光時(shí)間。當(dāng)垂直轉(zhuǎn)移時(shí)鐘V1，V2，V3出現(xiàn)一個(gè)如圖3所示的三相電平信號(hào)時(shí)，感光階段結(jié)束，成像單元電荷以電荷包的形式轉(zhuǎn)移到相鄰的存儲(chǔ)單元。轉(zhuǎn)移階段分為垂直轉(zhuǎn)移和水平轉(zhuǎn)移。垂直轉(zhuǎn)移包含625個(gè)循環(huán)，每循環(huán)一次，電荷沿垂直方向移動(dòng)一行，最后一行移入水平寄存器，然后在水平移位時(shí)鐘H1，H2和復(fù)位時(shí)鐘RG的作用下完成944個(gè)循環(huán)，每次循環(huán)輸出一個(gè)像元信息。復(fù)位時(shí)鐘RG用于將浮置擴(kuò)散節(jié)點(diǎn)的電荷清除掉，以便能準(zhǔn)確測(cè)量下一個(gè)點(diǎn)荷包。

圖3 垂直轉(zhuǎn)移時(shí)序

視頻信號(hào)處理單元主要完成預(yù)放、濾波、相關(guān)雙采樣（CDS）、后置放大以及A/D轉(zhuǎn)換等功能。本文采用集成圖像處理芯片VSP2230。VSP2230是一款集成圖像處理芯片，它可以對(duì)CCD輸出信號(hào)進(jìn)行相關(guān)雙采樣，具有可編程暗電平校正、可編程增益放大器（放大范圍為-6～42 dB）、將模擬信號(hào)轉(zhuǎn)換為十位的數(shù)字信號(hào)等功能。

相關(guān)雙采樣（CDS）單元是對(duì)每個(gè)像元信號(hào)采樣兩次，分別獲得參考電平和信號(hào)電平，將兩個(gè)電平值的差作為CCD的輸出信號(hào)，通過(guò)相關(guān)雙采樣可以濾除復(fù)位噪聲、輸出放大器的白噪聲以及[1f]噪聲等[10]。

具體模式見(jiàn)圖4，在嵌位脈沖SHP的上升沿采集參考電平信號(hào)，在采用脈沖SHD的上升沿采集信號(hào)電平。SHP和SHD的位置很重要，對(duì)信號(hào)質(zhì)量影響很大，需要精細(xì)調(diào)整。ICX415AL芯片的每一行前端有3個(gè)啞像元，后端有38個(gè)暗像元，通過(guò)測(cè)量這些像元的電荷量，可以獲得該款CCD的暗電平值，將上文的輸出信號(hào)再減去暗電平值，就可去除暗電流噪聲，輸出更準(zhǔn)確的信號(hào)。VSP2230芯片有兩個(gè)引腳即用來(lái)完成該任務(wù)，即CLPDM和CPLOB引腳。

在CCD輸出暗像元時(shí)，將CPLOB置為低電平，其他時(shí)候恒為高電平，在CCD輸出啞像元時(shí)，將CLPDM置為低電平，其他時(shí)候置為高電平。

最后將模擬信號(hào)經(jīng)A/D轉(zhuǎn)換為10位數(shù)字信號(hào)，輸出給FPGA，再經(jīng)圖像采集卡輸出至顯示設(shè)備，即可觀看到視頻圖像[8?9]。

5 結(jié) 論

在分析了SONY ICX415AL行間轉(zhuǎn)移型面陣CCD的驅(qū)動(dòng)時(shí)序的基礎(chǔ)之上，提出了基于FPGA的驅(qū)動(dòng)時(shí)序發(fā)生器的設(shè)計(jì)方案，并使用VHDL語(yǔ)言實(shí)現(xiàn)了該設(shè)計(jì)方案。整個(gè)設(shè)計(jì)充分結(jié)合了FPGA器件的設(shè)計(jì)簡(jiǎn)單、調(diào)試靈活、性能優(yōu)越等優(yōu)點(diǎn)和VHDL語(yǔ)言的硬件描述能力強(qiáng)、便于學(xué)習(xí)和理解等優(yōu)點(diǎn)。該CCD相機(jī)具有每秒50幀的幀頻，適用于觀測(cè)高速運(yùn)動(dòng)的物體，成像效果良好，目前已運(yùn)用于實(shí)際工程中。

參考文獻(xiàn)

[1] 王慶有.CCD應(yīng)用技術(shù)[M].天津：天津大學(xué)出版社，2000.

[2] 陳世平，楊秉新.空間相機(jī)設(shè)計(jì)與實(shí)驗(yàn)[M].北京：宇航出版社，2003.

[3] MCCURNIN T W. Signal processing for low level， high precision CCD imageing [J]. SPIE. 1991， 1448： 225?235.

[4] MIYATA Emi， NATSUKARI Chikara， AKUTSU Daisuke， et al. Fast and flexible CCD driver system using fast DAC and FPGA [J]. Nuclear Instruments and Methods in Physics Research Section A： Accelerators， Spectrometers， Detectors and Associated Equipment， 2001， 459（1/2）： 157?164.

[5] 周輝，張星祥，陶宏江，等.基于行間轉(zhuǎn)移CCD場(chǎng)輸出模式下的成像系統(tǒng)設(shè)計(jì)[J].液晶與顯示，2009，24（1）：121?125.

[6] 和琳，李彬華，尚媛園，等.行間轉(zhuǎn)移CCD數(shù)字系統(tǒng)的VHDL設(shè)計(jì)[J].天文研究與技術(shù)，2011，8（4）：380?387.

[7] 顧一，葉煒，許煜.基于CPLD的面陣CCD驅(qū)動(dòng)時(shí)序發(fā)生器設(shè)計(jì)[J].光學(xué)儀器，2008，30（6）：54?59.

[8] 陳學(xué)飛，汶德勝，鄭培云.基于CPLD的面陣CCD驅(qū)動(dòng)時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)[J].光子學(xué)報(bào)，2007（z1）：282?285.

[9] 武琪敬，李自田，胡炳梁，等.基于FPGA的CCD驅(qū)動(dòng)設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù)，2010，33（12）：157?159.

[10] 張林，李永新，胡學(xué)友.基于相關(guān)雙采樣技術(shù)的CCD視頻信號(hào)處理研究[J].宇航計(jì)測(cè)技術(shù)，2007，27（2）：33?37.

[11] 高志國(guó).VHDL在CCD驅(qū)動(dòng)電路中的應(yīng)用[J].光學(xué)儀器，2006，28（3）：21?27.