陳 超

（韶關(guān)曲江供電局，廣東 韶關(guān) 512100）

變壓器繞組變形是導(dǎo)致變壓器發(fā)生損壞事故的主要原因之一。因此，對(duì)受短路沖擊后的變壓器應(yīng)進(jìn)行繞組變形測(cè)試，以確保變壓器的安全穩(wěn)定運(yùn)行[1]。變壓器繞組變形測(cè)試的方法有低壓脈沖法、頻率響應(yīng)分析法和短路電抗分析法。其中低壓脈沖法和短路電抗法的靈敏度低，判斷方法復(fù)雜，而頻率響應(yīng)分析法具有靈敏度高、試驗(yàn)設(shè)備輕便、判斷直觀的優(yōu)點(diǎn)[2]。目前國(guó)內(nèi)對(duì)頻率響應(yīng)分析法儀器的研究主要是分立設(shè)備法和模擬分析法[3-4]，分立設(shè)備法操作麻煩，抗干擾能力不強(qiáng)，模擬分析法不能解決實(shí)際問題。為此筆者結(jié)合所學(xué)知識(shí)，運(yùn)用FPGA作為主控芯片，利用FPGA并行處理和可以嵌核的特點(diǎn)，結(jié)合DDS技術(shù)，研制了變壓器繞組變形測(cè)試儀，該儀器可測(cè)變壓器繞組的幅頻特性曲線和相頻特性曲線。

1 頻率響應(yīng)法原理

變壓器繞組是由線圈繞在鐵心上，由于線圈有一定的電感和電阻，同時(shí)線圈之間也存在電容。因此變壓器繞組可以等效成電阻電容和電感組成的網(wǎng)絡(luò)[5]，在高頻信號(hào)的作用下，變壓器繞組的頻率特性可以用傳遞函數(shù)H( j)ω描述。根據(jù)變壓器繞組的特性，變壓器繞組在頻率響應(yīng)下的等效電路如圖1所示。圖中L為變壓器繞組單位長(zhǎng)度的分布電感，K為變壓器繞組的縱向分布電容，C為變壓器繞組的對(duì)地分布電容；V1為變壓器饒組測(cè)試端所加電壓，包括幅值和相位，V2是變壓器繞組響應(yīng)電壓，同樣也是矢量。VS為正弦波激勵(lì)信號(hào)源電壓，RS為信號(hào)源輸出阻抗；R為匹配電阻。

圖1 變壓器繞組等效電路和頻率響應(yīng)分析測(cè)試電路

由前面的分析可知，變壓器繞組的等效電路在出廠后是固定的，同時(shí)其在不同頻率下的響應(yīng)特性也固定。但是如果變壓器在運(yùn)行過程中出現(xiàn)繞組變形，其電阻電感和電容都會(huì)發(fā)生不同程度的變化，導(dǎo)致變壓器繞組等效電路發(fā)生變化，同時(shí)其等效電路的頻率特性也會(huì)發(fā)生不同程度的變化。變壓器繞組的幅頻響應(yīng)特性采用掃頻檢測(cè)法獲得，即連續(xù)改變激勵(lì)端的頻率f（角頻率ω=2π f），測(cè)量不同頻率下的響應(yīng)端電壓V2和激勵(lì)端電壓V1的信號(hào)幅值之比，并進(jìn)行如下處理：

從上面的分析可知，可以先對(duì)出廠變壓器的頻率特性進(jìn)行測(cè)量存檔，再次檢修時(shí)再次測(cè)量其頻率特性并和出廠時(shí)頻率特性進(jìn)行比較，可以判斷變壓器在運(yùn)行過程中是否發(fā)生繞組變形。

2 系統(tǒng)總體設(shè)計(jì)

變壓器繞組測(cè)試儀總體框圖如圖2所示。其工作原理是從鍵盤輸入起始頻率、截止頻率、步進(jìn)頻率、步進(jìn)間隔和測(cè)試要求，F(xiàn)PGA根據(jù)輸入內(nèi)容控制AD9854產(chǎn)生掃頻信號(hào)，經(jīng)濾波，放大后加到變壓器繞組，由信號(hào)調(diào)理電路對(duì)放大后和變壓器輸出信號(hào)進(jìn)行調(diào)理，以滿足AD采樣的要求，然后雙通道AD對(duì)變壓器的輸入信號(hào)和輸出信號(hào)進(jìn)行數(shù)據(jù)采集，送入FPGA處理后在LCD上輸出幅頻曲線或相頻曲線，也可將數(shù)據(jù)通過RS232串口傳輸給上位機(jī)，由上位機(jī)對(duì)信號(hào)進(jìn)行處理。其中信號(hào)調(diào)理電路包括信號(hào)衰減電路和有效值轉(zhuǎn)換電路，多路開關(guān)用來選擇進(jìn)入AD的是正弦波信號(hào)還是經(jīng)有效值轉(zhuǎn)換的信號(hào)，兩種信號(hào)分別用來測(cè)試幅頻和相頻曲線。

圖2 系統(tǒng)總體框圖

3 系統(tǒng)硬件設(shè)計(jì)

FPGA（Field Progrunmable Gate Array）有很多自由的門，通過將這些門連接起來形成乘法器、寄存器、地址發(fā)生器等，其中先進(jìn)的FPGA可以進(jìn)行嵌核[6]。本設(shè)計(jì)選用FPGA的主要原因是其可嵌核和數(shù)據(jù)的并行處理。由于系統(tǒng)設(shè)計(jì)要能達(dá)到測(cè)試變壓器繞組的幅頻特性和相頻特性，所以要求AD的采樣速度比較高，同時(shí)又要控制DDS產(chǎn)生掃頻信號(hào)，可嵌核的FPGA能夠滿足本設(shè)計(jì)的要求，用核來控制DDS產(chǎn)生信號(hào)，用并行處理來控制采樣，同時(shí)也免除了多處理器的問題。測(cè)幅頻特性如果能夠直接測(cè)量輸入和輸出的有效值，就減少了核的處理數(shù)據(jù)量，所以在本設(shè)計(jì)中設(shè)計(jì)了既可以直接測(cè)輸入和輸出信號(hào)，也可以測(cè)經(jīng)有效值轉(zhuǎn)換后的信號(hào)，兩種信號(hào)的切換通過多路開關(guān)來選擇。下面介紹主要單元模塊電路的設(shè)計(jì)。

3.1 正弦波產(chǎn)生電路

本系統(tǒng)設(shè)計(jì)的信號(hào)發(fā)生器采用DDS技術(shù)的芯片AD9854[7]，AD9854原理圖如圖3所示，時(shí)鐘采用40MHz有源晶振，控制方式采用并行方式，最高輸出頻率控制為8MHz，可以滿足變壓器繞組變形檢測(cè)信號(hào)源的頻率要求。

圖3 AD9854原理圖

3.2 濾波電路

由于AD9854輸出的是采樣信號(hào)，雖然其內(nèi)部對(duì)信號(hào)進(jìn)行了一定處理，但還是不可避免的含有諧波信號(hào)。在濾波電路上采用25MHz的7階切比雪夫低通濾波器，使信號(hào)波形純潔，失真度大大減少，其電路圖如圖4所示。

圖4 7階切比雪夫?yàn)V波器

3.3 放大電路

僅靠AD9854的輸出信號(hào)達(dá)不到變壓器繞組變形測(cè)試儀掃頻信號(hào)的要求，為此要設(shè)計(jì)信號(hào)放大和功率放大來滿足變壓器繞組測(cè)試的信號(hào)的要求。對(duì)于信號(hào)放大電路，為了滿足對(duì)設(shè)備對(duì)不同電壓的要求，選用寬帶且放大倍數(shù)可調(diào)的AD8336。AD8336是一款低噪聲、雙端、線性dB、通用型可變?cè)鲆娣糯笃鳎梢栽谳^大的電源電壓范圍內(nèi)工作。它內(nèi)置一個(gè)非專用前置放大器，可用增益范圍為6～26dB，采用傳統(tǒng)方式通過外部電阻確定，VGA增益范圍為0～60dB，該放大器在80MHz內(nèi)完全可用[9]；對(duì)于功率放大電路，選用Buffer634。Buffer634是一款高速緩沖器，帶寬30～180MHz，輸出電流最大可達(dá)250mA，最大輸出電壓峰峰值36V，可滿足系統(tǒng)對(duì)電壓和電流的要求。AD603和Buffer634原理圖如圖5所示，其中調(diào)節(jié)變阻器R5可調(diào)節(jié)AD8336的放大倍數(shù)。

圖5 放大電路原理圖

3.4 有效值轉(zhuǎn)換電路

為了使幅頻特性測(cè)試變得更加容易實(shí)現(xiàn)，在本設(shè)計(jì)中用到了兩路有正弦波有效值轉(zhuǎn)換。由于掃頻的高低頻相差較大，在有效值轉(zhuǎn)換中選用AD637。AD637是一款完整的高精度、單芯片均方根直流轉(zhuǎn)換器，誤差小于1%。寬帶寬允許測(cè)量200m V均方根、頻率最高達(dá)600kHz的輸入信號(hào)以及1V均方根以上、頻率最高達(dá)8MHz的輸入信號(hào)[10]。AD637應(yīng)用電路如圖6所示從13腳輸入經(jīng)信號(hào)調(diào)理后的信號(hào)，9腳輸出正弦波電壓的有效值。

圖6 AD637原理圖

3.5 AD轉(zhuǎn)換電路

由于采用了有效值轉(zhuǎn)換電路，在幅頻特性測(cè)量時(shí)可用低速AD，然而由于要測(cè)相頻特性，且DDS信號(hào)源的輸出可達(dá)8MHz，這就要求AD速度至少要達(dá)到16MHz，同時(shí)也為了數(shù)據(jù)采集方便，在本設(shè)計(jì)中選用速度可調(diào)的且精度較高的AD9225[11]。由于AD9225的輸入阻抗較小，為了保證信號(hào)不因與AD相連而產(chǎn)生失真，需在AD前加一級(jí)跟隨，在這里跟隨選用AD8055，可滿足對(duì)輸入阻抗和帶寬要求。AD8055和AD9225連接原理如圖7所示。AD基準(zhǔn)采用內(nèi)部基準(zhǔn)源，同時(shí)為了保證數(shù)據(jù)采集不因采集不同時(shí)而給數(shù)據(jù)處理帶來麻煩，在這里選用兩片AD9225來采樣，兩片的時(shí)鐘接在一起，這樣可以保證輸入和輸出采樣是在同一時(shí)間進(jìn)行，方便數(shù)據(jù)處理。

圖7 AD9225原理圖

4 系統(tǒng)軟件設(shè)計(jì)

FPGA軟件設(shè)計(jì)主要包括基于FPGA的C語言的主程序設(shè)計(jì)和Verilog HDL語言的AD數(shù)據(jù)采集程序設(shè)計(jì)。為了以下敘述方便，定義掃頻起始頻率為f1，截止頻率為f2，頻率更新間隔為tjg，頻率更新間隔為Δf，AD時(shí)鐘為tclk。主程序先從鍵盤讀取測(cè)試功能、f1、f2和tjg，計(jì)算出AD9854要寫入的數(shù)據(jù)和tclk，然后設(shè)定AD9854，傳輸數(shù)據(jù)給AD采樣模塊，等待AD采樣模塊給出頻率達(dá)到上限的信號(hào)，讀取采樣數(shù)據(jù)，輸出波形圖。主程序流程圖如圖8所示。

圖8 主程序流程圖

在這里介紹一下AD9854實(shí)現(xiàn)掃頻的實(shí)現(xiàn)。AD9854 有5種工作模式，分別為Single-Tone（Mode 000）、FSK（Mode 001）、Ramped FSK （M ode010）、Chirp（Mode 011）和BPSK（Mode 100），模式選擇可在控制寄存器里進(jìn)行修改。本設(shè)計(jì)主要用到AD9854的掃頻功能，故可選用Ramped FSK模式，該模式其相位則由相位控制字P1決定，頻率跳變時(shí)相位保持連續(xù)。頻率控制字F1和F2低頻率和高頻率，輸出時(shí)從F1到F2掃描掃描間隔和速度都可以控制。采用Ramped FSK的好處是可以對(duì)變壓器繞組任意頻段進(jìn)行測(cè)量。

對(duì)于波形圖的繪制，在要求測(cè)量幅頻特性時(shí)，NIOS Ⅱ核控制采樣速度和頻率更新速度相同，且AD時(shí)鐘滯后頻率更新tjg/2，由于采用了正弦波有效值轉(zhuǎn)換，滯后tjg/2可以保證采出來的是同一頻率的有效值，根據(jù)式1可以直接得出該頻率下的輸出和輸入的幅值之比，整個(gè)頻段內(nèi)所有采樣點(diǎn)之間有平滑曲線連接即可得出整個(gè)頻段的幅頻特性。在頻標(biāo)問題上由于已知f1、f2和Δf，且采樣點(diǎn)數(shù)為（f2-f1）/Δf+1，因此可以根據(jù)f1、f2和Δf在LCD上快速標(biāo)出頻標(biāo)。在相頻曲線上原理的幅頻曲線上主要是采樣點(diǎn)數(shù)的差別和相位差的計(jì)算，頻標(biāo)問題和幅頻特性一樣，在這里不再敘述。

為了保證兩路AD數(shù)據(jù)采集的同時(shí)性和實(shí)時(shí)性，AD數(shù)據(jù)采集用Verilog HDL程序控制。兩路AD時(shí)鐘用同一時(shí)鐘，且該時(shí)鐘受核控制，可以從0～25M連續(xù)可調(diào)，保證兩路數(shù)據(jù)采集同時(shí)進(jìn)行。數(shù)據(jù)采集后先放入FIFO中，消除NIOS II核的處理速度較慢的問題，等掃頻完成后再傳輸?shù)絅IOS Ⅱ核進(jìn)行處理。Verilog HDL程序功能是先讀取從NIOS Ⅱ核中傳輸?shù)臏y(cè)試功能、f1、f2、tclk和tjg等量，然后計(jì)算出要采集的數(shù)據(jù)數(shù)和采樣速率，開始對(duì)信號(hào)進(jìn)行采樣。由于Ramped FSK不會(huì)在輸出達(dá)到最高頻率時(shí)自動(dòng)停止，所以在AD采集完所有數(shù)據(jù)后，要通知NIOS Ⅱ核關(guān)閉DDS。

5 系統(tǒng)試驗(yàn)及結(jié)果分析

本裝置主要功能是用于測(cè)量變壓器繞組的頻率響應(yīng)特性。在實(shí)驗(yàn)室采用本裝置對(duì)一臺(tái)三相變壓器繞組高壓側(cè)的頻率響應(yīng)特性進(jìn)行測(cè)試，測(cè)試輸入信號(hào)幅值10V，掃頻范圍0～1MHz。將三繞組測(cè)試結(jié)果輸入電腦畫得三繞組頻率特性測(cè)試結(jié)果如圖9所示。從測(cè)試結(jié)果可以看出，該臺(tái)變壓器三繞組的頻率響應(yīng)的一至性較好，也說明了測(cè)試儀能很好的完成變壓器繞組頻率特性測(cè)試功能。

圖9 變壓器繞組測(cè)試結(jié)果

6 結(jié)論

本文設(shè)計(jì)了變壓器繞組變形測(cè)試儀，主要介紹了該儀器的硬件設(shè)計(jì)和軟件設(shè)計(jì)，設(shè)計(jì)該儀器能夠完成對(duì)變壓器繞組的幅頻特性和相頻特性進(jìn)行測(cè)試，也可根據(jù)不同的測(cè)試要求，對(duì)變壓器繞組進(jìn)行分頻段測(cè)試和整頻斷測(cè)試。在實(shí)驗(yàn)室對(duì)變壓器繞組的頻率特性進(jìn)行測(cè)試后，進(jìn)一步證明了該儀器在變壓器繞組測(cè)試中的實(shí)用性和可靠性。

[1] 張琛. 變壓器繞組變形測(cè)試方法及應(yīng)用[J]. 變壓器,2007, 44(2): 35-37.

[2] 諸兵, 曾雪梅, 黃曉艷. 變壓器繞組變形監(jiān)測(cè)的研究現(xiàn)狀綜述[J]. 四川電力技術(shù), 2009, 32(3): 48-53.

[3] 辜超. TWD-Ⅱ型變壓器繞組變形測(cè)試儀的研制及應(yīng)用[J]. 山東電力技術(shù), 2002(5): 8-11.

[4] 章叔昌. 基于LabVIEW的變壓器繞組變形測(cè)試儀[J].江西電力, 2009, 33(5): 38-41.

[5] 于云飛, 胡學(xué)龍, 方宇. 基于FRA的變壓器繞組變形的分頻段研究[J]. 揚(yáng)州大學(xué)學(xué)報(bào)(自然科學(xué)版),2009, 12(3): 34-38.

[6] 黃智偉. FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐[M]. 北京: 電子工業(yè)出版社, 2005.

[7] COMS 300 MSPS Quadrature Complete DDS-AD9854 Datasheet. Analog Devices Inc, 2004.

[8] 董軍剛, 蔡振江, 王福順, 等. 基于DDS技術(shù)的智能信號(hào)發(fā)生器的設(shè)計(jì)[J]. 微計(jì)算機(jī)信息, 2007,23(4-2): 298-299.

[9] 王小利. 寬帶直流放大器系統(tǒng)設(shè)計(jì)[J]. 電子器件,2010, 33(3): 392-394.

[10] 陳仁偉, 朱長(zhǎng)青, 岳夕彪. 高準(zhǔn)確度有效值轉(zhuǎn)換電路的設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子測(cè)量技術(shù), 2010, 33(6):20-23.

[11] 劉延華, 張承學(xué), 代芬. 12位高速ADC存儲(chǔ)電路設(shè)計(jì)與實(shí)現(xiàn)[J]. 單片機(jī)與嵌入式系統(tǒng)應(yīng)用, 2003(5):33-35.