福建省武平縣盛豐石礦有限公司 鐘成華

異步控制電路的設(shè)計(jì)方法研究

福建省武平縣盛豐石礦有限公司 鐘成華

本文以異步電路作基礎(chǔ)，參照現(xiàn)階段異步控制電路所選用的描述機(jī)制對(duì)其設(shè)計(jì)方法進(jìn)行有效劃分，主要有基于CSP原理之下的設(shè)計(jì)方法以及基于Petri網(wǎng)之下的設(shè)計(jì)方法還有以有限狀態(tài)機(jī)為基礎(chǔ)的設(shè)計(jì)方法等等。同時(shí)對(duì)上述幾種設(shè)計(jì)方法其各自優(yōu)缺點(diǎn)進(jìn)行認(rèn)真比較，并結(jié)合現(xiàn)下的邏輯實(shí)現(xiàn)技術(shù)以及相應(yīng)的直接映射技術(shù)，對(duì)未來一段時(shí)間內(nèi)的異步控制電路所選用的設(shè)計(jì)方法進(jìn)行詳細(xì)的探究與討論。

設(shè)計(jì)方法；邏輯綜合CSP原理；有限狀態(tài)機(jī)；異步電路

應(yīng)該說，我國(guó)對(duì)異步電路已經(jīng)做了很長(zhǎng)時(shí)間的研究，但是因其自身理論相對(duì)比較復(fù)雜，再加上缺乏科學(xué)、合理的設(shè)計(jì)方法還有驗(yàn)證手段，所以導(dǎo)致整個(gè)研究工作進(jìn)展比較緩慢。但與此同時(shí)，在同一時(shí)間內(nèi)被提出的同步電路，因其原理相對(duì)簡(jiǎn)單，工程設(shè)計(jì)手段比較豐富，逐漸的發(fā)展成為當(dāng)前集成電路設(shè)計(jì)過程中的主要模式。而隨著電路規(guī)模的不斷擴(kuò)大以及設(shè)計(jì)主頻的日益提高還有制造工藝的諸多限制，造成同步電路在使用過程中，以往的連線延遲以及時(shí)鐘負(fù)載等問題變得日益突出，此外在其設(shè)計(jì)方法上也存在著諸多問題，這就是的同步電路在改善和健全其性能方面邊等愈來愈困難。在這種情況之下，做好對(duì)異步電路的研究工作就變得越來越重要。

一、異步電路的基本分類

相比較同步電路來說，當(dāng)下電路的運(yùn)行狀態(tài)往往儲(chǔ)存在特定寄存器中，它本身所進(jìn)行的下一步狀態(tài)往往是由當(dāng)前運(yùn)行狀態(tài)同相應(yīng)輸入信號(hào)再經(jīng)過固定邏輯組合計(jì)算之后得到的，并在時(shí)鐘作用下經(jīng)其上沿逐漸保存至特定寄存器中。因此所采取的時(shí)鐘頻率往往會(huì)大于關(guān)鍵路徑長(zhǎng)度。而異步電路則會(huì)選擇使用內(nèi)部模塊之間的相應(yīng)握手信號(hào)來替代所有的時(shí)鐘信號(hào)，并在不同模塊之間進(jìn)行自主通信，以完成相應(yīng)計(jì)算。

依據(jù)相關(guān)的電路延遲模型以及電路同其它外部環(huán)境之間所產(chǎn)生的交互模式，可以將異步控制電路劃分成為延遲無關(guān)電路以及速度無關(guān)電路，還有準(zhǔn)延遲無關(guān)電路和Huffman電路等等。

1.延遲無關(guān)電路

所謂的延遲無關(guān)電路是基于傳統(tǒng)的無限慣性延遲以及相應(yīng)的線延遲模型，結(jié)合輸入/輸出模型來確保整條線路實(shí)現(xiàn)其功能，并在完成請(qǐng)求/應(yīng)答等操作時(shí)所選擇使用的兩段雙軌編碼專業(yè)握手協(xié)議以及四段雙軌編碼專業(yè)握手協(xié)議。在這個(gè)環(huán)節(jié)中，為了確保延遲無關(guān)其相應(yīng)特性，運(yùn)行電路往往需要已經(jīng)確認(rèn)完成檢測(cè)的電路來對(duì)上一段運(yùn)行過程中所發(fā)送的信息數(shù)據(jù)進(jìn)行有效判定。延遲電路在運(yùn)行中，其實(shí)際處理速度可以達(dá)到規(guī)定的平均效率。但因?yàn)樵诎l(fā)生動(dòng)作時(shí)，需要引入相對(duì)較為復(fù)雜的專用控制電路，所以致使其額外面積開銷較大。對(duì)于那些小規(guī)模電路，如果使用的控制電路太過復(fù)雜，那么就使得成本明顯增加，比較不經(jīng)濟(jì)。另外對(duì)于常用的一些電路基本模塊，因其不具備相應(yīng)的延遲無關(guān)性，所以無法將其應(yīng)用到現(xiàn)階段的延遲無關(guān)電路中。只能選擇使用反相器以及C門等一些相對(duì)簡(jiǎn)單的電路單元應(yīng)用到電路模塊中。但是為了能夠?qū)崿F(xiàn)和滿足復(fù)雜電路結(jié)構(gòu)，往往在其運(yùn)行過程中使用其它專用的延遲假設(shè)模塊，不過需要注意的是使用的這些電路模塊，其相應(yīng)的接口電路是無法實(shí)現(xiàn)延遲的。

2.Huffman電路

從某種程度上說，可以將這種電路看成是反饋回路以及組合邏輯電路等組合體。其中它內(nèi)部的組合邏輯電路是一種以有限慣性為基礎(chǔ)的線延遲模型；而相應(yīng)的反饋回路則是以無限慣性為基礎(chǔ)的反饋延遲模型。另外，這種電路在運(yùn)行過程中往往選擇使用較為傳統(tǒng)工作模式來完成和實(shí)現(xiàn)相應(yīng)的電路功能。依據(jù)當(dāng)前電路行為假設(shè)存在的不同，可以將其劃分成為以單輸入變化為基礎(chǔ)的Huffman電路以及猝發(fā)模式Huffman電路等。這種電路其內(nèi)部結(jié)構(gòu)優(yōu)勢(shì)就是在于運(yùn)行過程中比較容易實(shí)現(xiàn)自動(dòng)綜合。而它所存在的問題就是所選擇的電路延遲模型，往往決定了其運(yùn)行過程中處于一種最差效率之下，而且還無法使用層次化電路對(duì)其進(jìn)行設(shè)計(jì)。另外在運(yùn)行中，為了能夠有效的處理毛刺所采取的冗余邏輯常是的這中異步電路在專業(yè)測(cè)試過程中變得愈發(fā)困難了。

3.準(zhǔn)延遲無關(guān)電路

這種電路其實(shí)是在傳統(tǒng)延遲無關(guān)電路的專用基本模型之上，通過假設(shè)其相應(yīng)分叉線來判定其延遲是相等的一種電路。對(duì)于該電路來說，如果將線延遲納入到內(nèi)部門延遲中，那么就可以依據(jù)一定標(biāo)準(zhǔn)和方法得出與其相等同的速度無關(guān)電路。在運(yùn)行過程中，它所存在的問題主要是無法對(duì)電路分叉線所產(chǎn)生的延遲約束進(jìn)行有效控制。

4.速度無關(guān)電路

該電路是以無限慣性為基礎(chǔ)的門延遲模型，并選擇使用相應(yīng)的輸入/輸出模型來確保實(shí)現(xiàn)和完成電路功能，因此它運(yùn)行長(zhǎng)的線延遲是可以被忽略的。此外速度無關(guān)結(jié)構(gòu)其真正的優(yōu)勢(shì)就是通過使用多種功能模塊來對(duì)電路進(jìn)行綜合。而它所存在的問題就是在當(dāng)前所使用的深亞微米技術(shù)來說的，由于該工藝是以線延遲做主導(dǎo)的，所以傳統(tǒng)的延遲假設(shè)往往無法在該電路中使用。另外傳統(tǒng)的延遲模型在使用過程中，還會(huì)從一定程度上增加一些不必要的成本。

圖1 基于CSP的異步控制電路設(shè)計(jì)流程

圖2 基于Petri網(wǎng)的異步控制電路設(shè)計(jì)流程

圖3 基于有限狀態(tài)機(jī)的異步控制電路設(shè)計(jì)流程

二、異步電路的相應(yīng)設(shè)計(jì)方法

依據(jù)現(xiàn)階段異步電路的實(shí)際分類及其描述機(jī)制存在的不同，可以將其設(shè)計(jì)方法劃分成為以CSP原理為基礎(chǔ)的設(shè)計(jì)方法以及基于Petri網(wǎng)環(huán)境之下的設(shè)計(jì)方法還有一有限狀態(tài)機(jī)為基礎(chǔ)的設(shè)計(jì)方法等等。

1.基于CSP的設(shè)計(jì)方法

這種設(shè)計(jì)方法主要選擇使用Balsa以及Tangram還有CHP等一些專業(yè)的異步描述語言，來對(duì)控制電路運(yùn)行行為進(jìn)行有效描述的通訊進(jìn)程。由于這種方法大都選擇使用相應(yīng)的語法驅(qū)動(dòng)轉(zhuǎn)換器來對(duì)延遲無關(guān)以及一些準(zhǔn)延遲無關(guān)電路進(jìn)行有效處理的，所以它的復(fù)雜程度還有使用的描述文件往往形成一種線性關(guān)系。當(dāng)前這種設(shè)計(jì)方法主要應(yīng)用于大規(guī)模集成電路的控制設(shè)計(jì)只能怪。其流程如圖1所示。

這種設(shè)計(jì)方法主要包括英國(guó)著名的曼徹斯特大學(xué)所開發(fā)應(yīng)用的Balsa系統(tǒng)以及美國(guó)加州理學(xué)院所提出研究的專業(yè)的CAST工具鏈，此外還包括倫敦大學(xué)所提提出設(shè)計(jì)的關(guān)于延遲無關(guān)電路專用的工具鏈等等。應(yīng)該說，這種方法其真正的優(yōu)點(diǎn)就是能夠運(yùn)行過程中，對(duì)電路進(jìn)行較高層次描述，并盡可能的挖掘和發(fā)揮異步電路中的并行性。但其也存在諸多缺點(diǎn)：

（1）在設(shè)計(jì)過中，無法使用專業(yè)的全局優(yōu)化技術(shù)，因此設(shè)計(jì)之后得電路其運(yùn)行效率不高。

（2）所使用的CSP描述語言其語法晦澀難懂，很難準(zhǔn)確，簡(jiǎn)單的將電路運(yùn)行過程中的各種事件關(guān)系顯式出來。換句話說就是很難將各電路信號(hào)之間所存在的時(shí)序關(guān)系有效的說明。

（3）所使用的EDA工具其因存在一定缺陷，致使其在設(shè)計(jì)過程很難得到廣泛應(yīng)用。

2.基于Petri網(wǎng)環(huán)境下的設(shè)計(jì)方法

這種方法主要使用專業(yè)的LPN以及STG還有CD等技術(shù)對(duì)控制電路進(jìn)行相應(yīng)描述，然后利用可達(dá)性分析以及相應(yīng)的狀態(tài)編碼還有邏輯分解等技術(shù)來映射和求得相應(yīng)的速度無關(guān)異步電路或者是時(shí)延電路。它具體的操作流程如圖2所示。

這種設(shè)計(jì)方法主要有西班牙著名的巴塞羅那大學(xué)所設(shè)計(jì)的Petrify以及美國(guó)加州大學(xué)所開發(fā)的SIS還有英國(guó)斯坦福大學(xué)所應(yīng)用的SYN等等。由于這種設(shè)計(jì)方法相對(duì)比較成熟，因此應(yīng)用相對(duì)廣泛。其優(yōu)點(diǎn)就是可以在較低層次的邏輯層對(duì)運(yùn)行電路進(jìn)行相應(yīng)描述，并通過使用相應(yīng)時(shí)序信息來對(duì)其進(jìn)行專業(yè)優(yōu)化，從而形成一種較為高校的專用電路結(jié)構(gòu)。但其也存在著諸多缺點(diǎn)：

（1）由于在設(shè)計(jì)中選擇使用的是無限門延遲模型，因此從某種程度上可以將線延遲忽略掉，從而增加了一些不必要的開支。另外相對(duì)于所使用的沈亞微米技術(shù)來說，因線延遲致使整個(gè)線路中的延遲假設(shè)都不能被使用。

（2）所需要的描述層次相對(duì)較低，而且在線路運(yùn)行過程因電路信號(hào)出現(xiàn)變遷，所以無法對(duì)一些大規(guī)模型的電路進(jìn)行有效描述。

3.以有限狀態(tài)機(jī)為基礎(chǔ)的設(shè)計(jì)方法

這種設(shè)計(jì)方法主要選擇使用有限狀態(tài)機(jī)以及猝發(fā)模式狀態(tài)機(jī)還有相應(yīng)的猝發(fā)模式狀態(tài)機(jī)來對(duì)整條電路所進(jìn)行的行為進(jìn)行有效描述，然后通過使用狀態(tài)歸約以及狀態(tài)賦值還有邏輯綜合等方法來分別映射求得相應(yīng)的Huffman電路還有猝發(fā)模式電路。它的基本流程圖如圖3所示。

三、總結(jié)

文章以電路延遲模型以及電路同其它外部環(huán)境之間所產(chǎn)生的交互模式為基礎(chǔ)，來對(duì)異步電路進(jìn)行有效劃分。并結(jié)合運(yùn)行原理對(duì)其進(jìn)行相應(yīng)的描述和介紹，為以后的異步電路研究提供了所需的理論基礎(chǔ)。

[1]任洪廣,石偉,王志英,蘇博,王友瑞.異步集成電路設(shè)計(jì)方法綜述[J].計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào),2011(03).

[2]王兵,彭瑞華,王琴.一種基于Muller流水線的異步流水線物理實(shí)現(xiàn)流程[J].上海交通大學(xué)學(xué)報(bào),2008(07).

[3]郭陽,肖嶸.基于去同步技術(shù)的異步8051設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與應(yīng)用,2008(04).

[4]阮堅(jiān),戴葵,王志英.固定型故障完全可測(cè)異步控制電路設(shè)計(jì)[J].計(jì)算機(jī)工程與科學(xué),2009(07).

[5]阮堅(jiān),王志英,王蕾,李勇.大規(guī)模Burst Mode異步控制電路分解與綜合[J].計(jì)算機(jī)科學(xué),2009(02).

[6]石偉,任洪廣,王志英,陸洪毅,王友瑞,蘇博.AFMC:一種新的異步電路設(shè)計(jì)自動(dòng)化流程[J].計(jì)算機(jī)研究與發(fā)展,2011(04).

book=0,ebook=32