郭殿林， 王 歡， 陳國民， 常國祥

(黑龍江科技學(xué)院 電氣與信息工程學(xué)院，哈爾濱 150027)

級聯(lián)型多電平變換器單元電路控制器設(shè)計(jì)

郭殿林， 王 歡， 陳國民， 常國祥

(黑龍江科技學(xué)院 電氣與信息工程學(xué)院，哈爾濱 150027)

根據(jù)新型中大功率級聯(lián)型多電平拓?fù)涮攸c(diǎn)，設(shè)計(jì)了以雙向全橋變換器單元為控制對象，F(xiàn)PGA為控制核心的單元電路控制器。其移相PWM驅(qū)動信號采用有限狀態(tài)機(jī)方式實(shí)現(xiàn);PI控制器采用離散算法結(jié)構(gòu)，利用LUT設(shè)計(jì);A/D控制器采用AD7823 A/D轉(zhuǎn)換器，并通過DSP傳送相關(guān)控制參數(shù)。仿真實(shí)驗(yàn)表明:該控制器可實(shí)現(xiàn)單元電路閉環(huán)控制，輸出電壓為7電平。該研究為高壓大功率四象限變頻器實(shí)驗(yàn)奠定了基礎(chǔ)。

DSP;FPGA;雙向直流變換器

傳統(tǒng)級聯(lián)型變頻器的電壓胞一方面由于其結(jié)構(gòu)特點(diǎn)無法處理再生能量，不能應(yīng)用于需四象限運(yùn)行的變負(fù)荷拖動系統(tǒng);另一方面，不控整流橋使輸入電流含有豐富的諧波，對電網(wǎng)造成嚴(yán)重的諧波污染，上述問題限制了其在軋鋼機(jī)、電力牽引等要求能量雙向傳遞的負(fù)載場合的應(yīng)用。因此，開展級聯(lián)型多電平逆變器四象限運(yùn)行的研究，具有理論意義和實(shí)用價值。文獻(xiàn)［1］采用PWM整流器與傳統(tǒng)H橋逆變器相結(jié)合的方式實(shí)現(xiàn)了四象限運(yùn)行，但該系統(tǒng)仍然依靠工頻變壓器實(shí)現(xiàn)隔離，變壓器數(shù)目多且體積龐大，效率較低。為此，筆者提出將雙向直流變換器應(yīng)用于四象限運(yùn)行逆變器，拓?fù)洳捎酶哳l變壓器隔離，較好地解決了高壓電機(jī)系統(tǒng)的四象限運(yùn)行問題。

1 系統(tǒng)電路與控制策略

1.1 系統(tǒng)電路

圖1為系統(tǒng)整體電路。圖中給出A相的具體電路，原有的二極管整流及電容濾波部分采用開關(guān)管整流器，整流和逆變部分均采用級聯(lián)型結(jié)構(gòu)［2］。每個變換單元的雙向直流變換器如圖2所示。

圖1 系統(tǒng)整體電路Fig.1 Principle frame of system

圖2 雙向直流變換器Fig.2 Bi-directional dc/dc converter

1.2 控制策略

雙向直流變換器前級向后級傳送能量時，前級逆變，后級整流工作;當(dāng)后級向前級傳送能量時，后級逆變，前級整流工作。逆變采用移相控制方式，一個橋臂的兩個開關(guān)管的驅(qū)動信號180°互補(bǔ)導(dǎo)通且中間有死區(qū)，兩個橋臂的導(dǎo)通角相差一個相位，即移相角。通過調(diào)節(jié)移相角的大小來調(diào)節(jié)輸出電壓。由圖1可知，當(dāng)級聯(lián)數(shù)為N時，每相存在N個雙向直流變換器單元需要控制，若依靠一個控制核心無法完成，所以，筆者提出以DSP為總控制器負(fù)責(zé)傳送相關(guān)參數(shù)，以FPGA為單元控制器，對各個單元進(jìn)行閉環(huán)控制。前級向后級傳送能量時，采用PWM1～PWM4控制前級，完成閉環(huán)控制，PWM5～PWM8無信號輸出;后級向前級傳送能量時，PWM5～PWM8控制后級，開環(huán)工作，PWM1～PWM4無信號輸出。FPGA單元控制框圖如圖3所示。圖中 DS、AS、CS、WR、reset、former-en、back-en、clk 分別為數(shù)據(jù)線、地址線、片選線、寫信號、復(fù)位信號、整流使能、回饋使能和時鐘，F(xiàn)PGA的時鐘clk與DSP同步，由DSP發(fā)出控制信號并給出CLOCKOUT時鐘信號。

圖3 單元控制框圖Fig.3 Scheme of cell control

2 單元電路控制器設(shè)計(jì)

2.1 移相PWM 模塊

雙向直流變換器不管是輸送能量還是回饋能量，均要求有兩個四路移相PWM信號，且移相PWM驅(qū)動信號采用有限狀態(tài)機(jī)方式實(shí)現(xiàn)。以前級驅(qū)動控制為例，將如圖4所示一個周期的PWM信號分為8個狀態(tài)，通過不斷循環(huán)來實(shí)現(xiàn)［3－5］，分別為 t1(Q2－off)、t2(Q1－on)、t3(Q3－off)、t4(Q4－on)、t5(Q1－off)、t6(Q2－on)，t7(Q4－off)、t8(Q3－on)。其中，Q1－off、Q2－off、Q3－off、Q4－off為死區(qū)時間，持續(xù)時間用 deadtime 表示;Q1－on、Q2－on、Q3－on、Q4－on 為開關(guān)導(dǎo)通時間，前兩者的持續(xù)時間用ratio表示，后兩者持續(xù)時間用T/2－ratio－deadtime表示，T為一個開關(guān)周期。每一個時間段采用計(jì)數(shù)器方式延時，當(dāng)計(jì)數(shù)與設(shè)定的賦值相等時，則清零轉(zhuǎn)入下一個狀態(tài)。

PWM模塊啟動后將四路輸出均置為低電平，然后開始狀態(tài)循環(huán)，輸出移相控制波形。在輸出控制信號過程中可以修改移相角，移相角對應(yīng)于ratio的時間，所以只需修改ratio值即可。仿真波形如圖5所示，其中，使能信號enable與復(fù)位信號reset均在高電平時有效，reset將輸出狀態(tài)復(fù)位為零狀態(tài)。由仿真波形可知，模塊的輸入輸出關(guān)系與設(shè)計(jì)相同，達(dá)到了設(shè)計(jì)要求。

圖4 開關(guān)管驅(qū)動波形Fig.4 Gate drive waveforms of transistors

圖5 FPGA仿真波形Fig.5 Waveforms of FPGA simulation

2.2 PI控制器

傳統(tǒng)基于FPGA的控制器未關(guān)注硬件資源的優(yōu)化使用問題，通常要求有大量的乘法器和加法器。為節(jié)省乘法器和加法器，提高系統(tǒng)運(yùn)行效率，文中采用離散算法結(jié)構(gòu)，利用LUT設(shè)計(jì)。

文獻(xiàn)［6］中改進(jìn)的PI傳遞函數(shù)，即

式中:U(s)——PI調(diào)節(jié)信號;

K、b、Ti——控制器參數(shù);

Ur(s)——基準(zhǔn)信號;

Y(s)——反饋信號。

對式(1)離散化處理后得

式中:k——第k次瞬時采樣次數(shù);

T——采樣周期;

式(1)、(2)雖然可以使用，但需要較多的乘法器，因此將式(2)繼續(xù)變換，得到:

表1 比例運(yùn)算查表值Table 1 LUTp

2.3 A/D控制器

A/D轉(zhuǎn)換器采用AD7823，它是高速低壓八位A/D變換器，為串行接口，需要較少的數(shù)據(jù)線，且FPGA的運(yùn)行速度快足以為其提供高速的串行數(shù)據(jù)。根據(jù)該A/D轉(zhuǎn)換器的時序，設(shè)計(jì)了A/D控制器，SAMPLE是啟動信號上升沿啟動，轉(zhuǎn)換完成并傳送到控制器ADIC，該控制器給出請求信號eoc和并行數(shù)據(jù)DB?？刂齐娐放c仿真波形如圖6所示。由圖可知，仿真波形與該轉(zhuǎn)換器時序一致。

圖6 FPGA控制電路與仿真波形Fig.6 FPGA control circuit and simulation waveforms

3 仿真實(shí)驗(yàn)

完成系統(tǒng)設(shè)計(jì)后，在實(shí)驗(yàn)室制作了1 kW樣機(jī)，其輸入直流電壓為200 V，輸出電壓為100 V，級聯(lián)單元數(shù)為3，高頻變壓器匝數(shù)比為21∶12，變壓器漏感1.4 μH，選用的開關(guān)管為 SPW47N60C3，高壓側(cè)開關(guān)管并聯(lián)電容10 nF/1 000 V，低壓側(cè)開關(guān)管并聯(lián)電容10 nF/600 V，Lr1=12 μH，Lr2=6.5 μH，開關(guān)頻率為20 kHz，選用的 FPGA 芯片為 EP1K100QC208 －3，負(fù)載為阻感負(fù)載，采用電動運(yùn)行方式。圖7為FPGA頂層設(shè)計(jì)圖。圖8a為驅(qū)動波形，橫軸為時間，每格25 μs，縱軸為電壓幅值，每格 2 V，死區(qū)時間為2.2 μs;圖8b為高頻變壓器原邊電壓波形，橫軸為時間，每格10μs，縱軸為電壓幅值，每格100V;圖8c是負(fù)載變化后單元電路直流母線電壓波形，始終保持恒定，橫軸為時間，每格5 ms，縱軸為電壓幅值，每格100 V;圖8d是三單元級聯(lián)逆變器輸出A、B相相電壓。由圖可知，輸出電壓為7電平，兩相之間相差120°，說明該控制器滿足設(shè)計(jì)要求。

圖7 FPGA頂層設(shè)計(jì)Fig.7 FPGA top hierarchy module

圖8 系統(tǒng)實(shí)驗(yàn)波形Fig.8 Systems experiment waveform

4 結(jié)束語

以FPGA為控制核心，設(shè)計(jì)了雙向全橋單元變換器控制電路。實(shí)驗(yàn)結(jié)果表明該控制器能夠與DSP正常通信并完成電壓閉環(huán)控制。以該單元變換器為電壓胞，級聯(lián)型逆變器采用載波移相脈寬調(diào)制技術(shù)，可以輸出7電平電壓波形。該研究為高壓大功率四象限變頻器實(shí)驗(yàn)奠定了基礎(chǔ)，但該控制電路數(shù)字化后的系統(tǒng)動態(tài)穩(wěn)定性和可靠性仍需進(jìn)一步完善。

［1］吳鳳江，趙 克，孫 力，等.一種新型四象限級聯(lián)型多電平逆變器拓?fù)洌跩］.電工技術(shù)學(xué)報，2008，23(4):81－85.

［2］HIROFUMI AKAGI，SHIGENORI INOUE.Medium-voltage power conversion systems in the next generation［C］//5thInternational Power Electronics and Motion Control Conference.［S.l.］:IPEMC，2006:90－93.

［3］HUA GUICHAO，LEE F C.Soft-switching techniques in PWM converters［J］.IEEE Trans on Industrial Electronics，1995，42(6):595－603.

［4］嚴(yán)仰光.雙向直流變換器［M］.南京:江蘇科學(xué)技術(shù)出版社，2004:121－135.

［5］SWINGLER A D，DUNFORD W G.Development of a bi-directional DC/DC converter for inverter/charger application swith consideration paid to large signal operation and quasi-linear digitalcontrol［C］//33thAnnual IEEE Power Electronic Specialist Conference.Australia:PESC，2002:103－106.

［6］WITTENMARK B，ASTROM K J，ARZEN K E.Computer control:an overview，technical report design and implementation of modular FPGA-based PID controllers［M］.Sweden:Department of Automatic Control， Lund Institute of Technology， 2003:40－50.

［7］CHAN Y R，MOALLEM M，WANG W.Efficient implementation of PID control algorithm using FPGA technology［C］//43rdIEEE Conference on Decision and Control.［S.l.］:CDC，2004:34 －36.

Design of cascade multilevel converter unit circuit controller

GUO Dianlin， WANG Huan， CHEN Guomin， CHANG Guoxiang
(College of Electric＆ Information Engineering，Heilongjiang Institute of Science＆ Technology，Harbin 150027，China)

This paper describes the design of unit circuit controller marked by bi-directional fullbridge converter unit used as control object and FPGA as control core，according to the new high power in the cascade type level topological characteristics.The steps consist of obtaining the PWM signal phase shifting driven by finite state machine way，accomplishing PI controller using discrete algorithm structure of LUT design;achieving A/D controller by AD7823 the A/D converter，and realizing transference of related control parameters through the DSP.Simulation results show that the controller can achieve unit closed-loop control circuit and the output voltage for 7 level.The study lays a foundation for high pressure high-power inverter four quadrant experiment.

DSP;FPGA;bi-directional dc/dc converter

TM46

A

1671－0118(2012)05－0526－04

2012－03－14;

2012－06－25

黑龍江省教育廳科學(xué)技術(shù)研究項(xiàng)目(11551425)

郭殿林(1972－)，男，內(nèi)蒙古自治區(qū)烏盟人，副教授，碩士，研究方向:電力電子與電力傳動，E-mail:gdl-wyq@163.com。

(編輯 荀海鑫)