林超凡，黃繼業(yè) ，方 舟

(杭州電子科技大學(xué)電子信息學(xué)院，杭州310018)

工業(yè)顯示屏已被廣泛用于工業(yè)控制。由于工程機(jī)械產(chǎn)品的操作環(huán)節(jié)、功能、要求顯示內(nèi)容以及通訊接口的差別，導(dǎo)致對工業(yè)顯示屏的選擇也有所不同，這種選擇上的差異直接影響了產(chǎn)品設(shè)備的標(biāo)準(zhǔn)化?，F(xiàn)有的工業(yè)顯示屏控制器無法做到支持分布式控制和實(shí)時(shí)控制，對于遠(yuǎn)距離液晶工業(yè)顯示屏無法做到精確控制，功能具有局限性，信息傳輸?shù)膹?fù)雜繁瑣造成效率的降低。

CAN 是控制器局域網(wǎng)(Controller Area Network)的簡稱，是德國Bosch 公司為汽車應(yīng)用開發(fā)的，一種能有效支持分布式控制和實(shí)時(shí)控制的串行通訊網(wǎng)絡(luò)，屬于現(xiàn)場總線范疇，具有成本低、可靠性高、抗干擾能力和實(shí)時(shí)性強(qiáng)等特點(diǎn)。基于CAN 總線即可實(shí)現(xiàn)工業(yè)顯示屏在控制、分辨率、傳輸距離等方面的優(yōu)化。

1 系統(tǒng)功能與實(shí)現(xiàn)過程

1.1 系統(tǒng)功能簡介

該研究是一種基于CAN 總線的高分辨率的高性能智能工業(yè)顯示屏控制器，包括內(nèi)部處理器和外部與其相連的顯示屏、控制鍵和數(shù)字輸入鍵以及通訊接口模塊。整個(gè)系統(tǒng)可以實(shí)現(xiàn)工業(yè)顯示屏與各種具有CAN 的電氣設(shè)備的連接(本文在討論中以外部STM32 代表具有CAN 的電氣設(shè)備進(jìn)行論述)，通過現(xiàn)場總線CAN 傳輸數(shù)據(jù)來實(shí)現(xiàn)智能工業(yè)顯示屏所顯示的文本及圖形的動(dòng)態(tài)顯示，在顯示不同的信息時(shí)，只需下載對應(yīng)的文本驅(qū)動(dòng)程序就可以快速、動(dòng)態(tài)地顯示大量文本及簡單圖形文件，無需大量的編程過程，給控制帶來許多方便［1］，控制器的系統(tǒng)框圖如圖1 所示。

圖1 系統(tǒng)總體框架

1.2 控制器工作過程概述

控制器的工作流程也如圖1 所示，CAN 總線提供了能有效支持分布式控制和實(shí)時(shí)控制的串行通訊網(wǎng)絡(luò)，STM32 單片機(jī)通過其自帶的CAN 總線接口和外部的CAN 收發(fā)電路，接收來自外部設(shè)備發(fā)來的命令集即我們給出的控制信息，經(jīng)過內(nèi)部程序控制數(shù)據(jù)運(yùn)算、轉(zhuǎn)換后，數(shù)據(jù)通過STM32 內(nèi)部的FSMC(可變靜態(tài)儲(chǔ)存控制器)接口發(fā)送給FPGA，F(xiàn)PGA 已設(shè)定好的各種模塊開始工作，將數(shù)據(jù)傳送給SDRAM，同時(shí)LCD 也由FPGA 取讀SDRAM 內(nèi)部的數(shù)據(jù)并顯示。

2 硬件模塊描述

2.1 CAN 總線傳輸模塊

CAN 總線是一種多主方式的串行通信總線，總線通訊介質(zhì)采用雙絞線、同軸電纜和光導(dǎo)纖維，通信接口簡單。最大通訊距離可達(dá)10 km，最大通訊波特率可達(dá)1 Mbod/s。CAN 網(wǎng)絡(luò)上的節(jié)點(diǎn)信息分成不同的優(yōu)先級(jí)，可滿足不同的實(shí)時(shí)要求。采用非破壞性總線仲裁技術(shù)，仲裁采用11 位標(biāo)識(shí)和非破壞性位仲裁總線結(jié)構(gòu)機(jī)制，可以確定數(shù)據(jù)塊的優(yōu)先級(jí)，保證在網(wǎng)絡(luò)節(jié)點(diǎn)沖突時(shí)最高優(yōu)先級(jí)節(jié)點(diǎn)不需要沖突等待。采用短幀結(jié)構(gòu)，傳輸時(shí)間短且受干擾概率低。

CAN 總線支持時(shí)間觸發(fā)通信功能，發(fā)送部分有3 個(gè)發(fā)送郵箱、記錄發(fā)送SOF 時(shí)刻的時(shí)間戳，發(fā)送報(bào)文的優(yōu)先級(jí)特性可軟件配置。接收部分為3 個(gè)深度的2 個(gè)接收FIFO、14 個(gè)位寬可變的過濾器組、標(biāo)識(shí)符列表、FIFO 溢出處理方式可配置、記錄接收SPF時(shí)刻的時(shí)間戳?？芍С謺r(shí)間觸發(fā)通信模式下有禁止自動(dòng)重傳模式、16 位自由運(yùn)行定時(shí)器、定時(shí)器分辨率可配置還可在最后2 個(gè)數(shù)據(jù)字節(jié)發(fā)送時(shí)間戳［2－3］。

CAN 總線采用多主競爭式總線結(jié)構(gòu)具有多主站運(yùn)行和分散仲裁的串行總線以及廣播通信的特點(diǎn)。獨(dú)特的多點(diǎn)發(fā)送部分主次順序?qū)崿F(xiàn)了自由通信。本系統(tǒng)中該CAN 總線處理單元存在于發(fā)送端的STM32 單片機(jī)中，我們需要對此STM32 單片機(jī)進(jìn)行函數(shù)構(gòu)造，編寫各種函數(shù)來解碼鍵盤輸入的控制指令，將其解碼為相應(yīng)代碼，顯示對應(yīng)圖形，每個(gè)函數(shù)調(diào)用一個(gè)CAN 發(fā)送函數(shù)，對解碼后的數(shù)據(jù)通過CAN 總線發(fā)送到內(nèi)部處理器的STM32 進(jìn)行處理。指令發(fā)送端的CAN 與內(nèi)部處理器的通信圖如圖2所示。

圖2 STM32 之間的通信圖

2.2 STM32 處理模塊

本系統(tǒng)使用的控制芯片是STM32F103VET6，起到數(shù)據(jù)的處理轉(zhuǎn)化作用。芯片自帶512 kbyte 的片上Flash 和48 kbyte 的RAM。該芯片片上外設(shè)豐富，自帶了3 個(gè)普通定時(shí)器和一個(gè)高級(jí)定時(shí)器、2 個(gè)SPI 接口、5 個(gè)USART 接口以及最大驅(qū)動(dòng)電流可達(dá)80 mA 的IO 口。芯片在哈佛架構(gòu)上最高工作頻率達(dá)到72 MHz，其16 通道的12 bit AD 最快到達(dá)0.11 μs 的采樣周期，能快速地對各種信號(hào)量進(jìn)行測量。其內(nèi)部集成的DMA(直接寄存器存取)，使用此功能進(jìn)行簡單的配置實(shí)現(xiàn)外設(shè)、Memory、寄存器等兩兩之間的自由存取，可以減少CPU 的時(shí)鐘周期操作、提高時(shí)鐘效率，從而大大增強(qiáng)了系統(tǒng)的實(shí)時(shí)性與可靠性，同時(shí)功耗大為降低。

系統(tǒng)用到兩片STM32，一片存在于外部鍵盤指令讀取并發(fā)送的發(fā)送端，歸為CAN 總線單元;另一片分配在內(nèi)部處理器中，主要用于接收CAN 總線的指令并通過液晶屏驅(qū)動(dòng)程序來處理指令，其主要軟件程序?yàn)镃AN 接收程序和液晶屏的驅(qū)動(dòng)顯示程序。通過將顯示屏初始化，將各個(gè)像素點(diǎn)關(guān)聯(lián)到繪點(diǎn)程序里，通過STM32 取讀CAN 總線的信息來控制其亮滅來達(dá)到文字圖像的顯示［4－8］。兩片STM32 之間的通信如圖2 所示。

2.3 FPGA 控制模塊

FPGA 采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB 和內(nèi)部連線3 個(gè)部分。FPGA 屬可編程器件，其利用小型查找表來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D 觸發(fā)器輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊。

FPGA 的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，通過存儲(chǔ)在存儲(chǔ)器單元中的值決定邏輯單元的邏輯功能以及各模塊之間的連接方式來實(shí)現(xiàn)控制。本控制器為內(nèi)部處理器部分在FPGA 配置一個(gè)外部SDRAM 來暫存數(shù)據(jù)。為防止數(shù)據(jù)過多、FPGA 內(nèi)存不夠，實(shí)現(xiàn)屏幕顯示連續(xù)性，必須要保證LCD 對SDRAM 取讀的最大優(yōu)先級(jí)，以及保證LCD 顯存始終存在數(shù)據(jù)。由于SDRAM 不能同時(shí)雙向通訊，為了達(dá)到目的，本系統(tǒng)中由FPGA 內(nèi)部FIFO 接收來自經(jīng)過單片機(jī)處理后的數(shù)據(jù)，通過SDRAM 控制器發(fā)送到SDRAM 儲(chǔ)存，實(shí)現(xiàn)控制功能時(shí)，由另一個(gè)FIFO 從SDRAM 中取讀數(shù)據(jù)來對LCD進(jìn)行控制［9－11］。FPGA 內(nèi)部流程如圖3 所示。

圖3 FPGA 內(nèi)部流程圖

2.4 輔助優(yōu)化模塊

為FPGA 配置一塊串行Fl ash 配置芯片EPCS1，用于保存FPGA 的配置信息，以防掉電后FPGA 內(nèi)部的配置信息丟失，使FPGA 在上電時(shí)從其中讀取配置內(nèi)容，避免斷電后需要重新配置的麻煩。LCD控制器輸出口配置一個(gè)廣泛用于液晶顯示屏接口的一種信號(hào)傳輸模式LVDS(低壓差分信號(hào))。

3 軟件處理部分

3.1 CAN 總線模塊軟件處理

因?yàn)榘l(fā)送和接收模塊的軟件處理大體類似，所以本文僅提出CAN 發(fā)送模塊的軟件處理，其主要包括上電復(fù)位進(jìn)行設(shè)置、通道設(shè)置判斷、設(shè)置發(fā)送幀信息、發(fā)送數(shù)據(jù)等。其數(shù)據(jù)的初始化與發(fā)送軟件流程圖如圖4 所示［12］。其發(fā)送模塊程序?yàn)?

TestStatus CAN_TxData(char data)

{

CanTxMsg TxMessage;

u32 i = 0;

u8 TransmitMailbox = 0;

/* u32 dataLen;

dataLen = strlen(data);

if(dataLen ＞8)

dataLen = 8; * /

/* transmit 1 message 生成一個(gè)信息* /

TxMessage.StdId=0x00;//設(shè)定標(biāo)準(zhǔn)標(biāo)識(shí)符

TxMessage.ExtId=0x1234;//設(shè)定擴(kuò)展標(biāo)識(shí)符

TxMessage.IDE=CAN_ID_EXT;//設(shè)定消息標(biāo)識(shí)符的類型

TxMessage.RTR=CAN_RTR_DATA;//設(shè)定待傳輸消息的幀類型

/* TxMessage.DLC= dataLen;

for(i=0;i＜dataLen;i++)

TxMessage.Data［i］= data［i］; * /

TxMessage.DLC= 1;//設(shè)定待傳輸消息的幀長度

TxMessage.Data［0］= data;//包含了待傳輸數(shù)據(jù)

TransmitMailbox = CAN_Transmit(＆TxMessage);//開始一個(gè)消息的傳輸

i = 0;

while((CAN_TransmitStatus(TransmitMailbox)!= CA

NTXOK)＆＆(i != 0xFF))//通過檢查CANTXOK 位來確認(rèn)發(fā)送是否成功

{i++;

}

return(TestStatus)ret;}

圖4 CAN 發(fā)送軟件流程圖

3.2 STM32 軟件處理流程

系統(tǒng)使用C 語言編寫單片機(jī)程序，主要包括系統(tǒng)初始化以及各種基礎(chǔ)配置、判斷是否接收數(shù)據(jù)、數(shù)據(jù)處理以及數(shù)據(jù)發(fā)送。指令鍵入端的STM32 軟件框圖如圖5 所示，屬于CAN 接口控制范圍的相應(yīng)內(nèi)容已列在§3.1，內(nèi)部處理器的STM32 軟件框圖如圖6 所示。

其中系統(tǒng)初始化包括開啟時(shí)鐘、計(jì)數(shù)中斷、定義串口以及內(nèi)部與LCD 屏相對應(yīng)的點(diǎn)陣代碼。

圖5 鍵入端STM32 軟件流程圖

圖6 內(nèi)部處理器的STM32 軟件流程圖

4 系統(tǒng)運(yùn)行結(jié)果

圖7 系統(tǒng)初步成品

本系統(tǒng)的初步成品如圖7 所示，經(jīng)實(shí)驗(yàn)測試，該系統(tǒng)能簡單方便地控制液晶顯示屏顯示簡單的文字和圖像，操作時(shí)，輸入代碼到接收機(jī)，可以從庫中提取指令控制液晶的背景色以及簡單文字圖像的填充色，系統(tǒng)運(yùn)行部分結(jié)果如圖8 所示。真正應(yīng)用于實(shí)際時(shí)可以由簡單的文字和圖像組成各種復(fù)雜組合圖形，用途廣泛。

圖8 系統(tǒng)運(yùn)行結(jié)果

5 結(jié)束語

本系統(tǒng)從基于CAN 總線的創(chuàng)新想法出發(fā)，將CAN 總線的優(yōu)點(diǎn)運(yùn)用于工業(yè)顯示屏的控制上。可以由各種具有CAN 的電子設(shè)備驅(qū)動(dòng)，它包括內(nèi)部處理器、與顯示屏相連的LVDS 接口、控制鍵和數(shù)字輸入鍵和其他通訊接口。FPGA 內(nèi)部的結(jié)構(gòu)獨(dú)特，主要可用于大型工業(yè)液晶顯示屏的控制。與普通串口屏相比，利用CAN 總線來傳輸和FPGA 的充分利用實(shí)現(xiàn)了遠(yuǎn)距離、快速地控制并且支持多個(gè)設(shè)備和高分辨率顯示，配上顯示屏可以嵌入到各類設(shè)備中作為顯示裝置，例如電信和網(wǎng)絡(luò)機(jī)房主機(jī)的顯示器、車載顯示器、廣告機(jī)(適用于生活小電梯和商用辦公樓這些場合)。整個(gè)控制器的性價(jià)比高，能有效降低工業(yè)成本。

［1］ 鄭彥哲.智能工業(yè)顯示屏［P］.中國專利，CN201199321.2009－02－25.

［2］ 李宏梅，佟為明，程樹康.CAN 總線全數(shù)字式汽車儀表［J］. 電子器件，2010，33(5):646－650.

［3］ 王巖，張福恩.基于CAN 總線的智能測控節(jié)點(diǎn)的設(shè)計(jì)［J］. 電子器件，2000，23(4):267－270.

［4］ 劉敬彪. 基于STM32 的自然電位法的研究［J］. 電子器件，2011，34(5):546－548.

［5］ 劉軍. 例說STM32［M］. 北京:北京航空航天大學(xué)出版社，2011:207－261.

［6］ 王永虹，郝立平.STM32 系列ARM Cortex－M3 微控制器原理與實(shí)踐［M］.北京:北京航空航天大學(xué)出版社，2008:225－337.

［7］ 張新強(qiáng).點(diǎn)陣LCD 驅(qū)動(dòng)顯控原理與實(shí)踐［M］. 北京:北京航空航天大學(xué)出版社，2010:21－56，148－166.

［8］ 孫俊喜.LCD 驅(qū)動(dòng)電路、驅(qū)動(dòng)程序設(shè)計(jì)及典型應(yīng)用［M］.北京:人民郵電出版社，2009:10－12，27－60.

［9］ 潘松，黃繼業(yè)，潘明. EDA 技術(shù)實(shí)用教程——Verilog HDL 版(第四版)［M］.北京:科學(xué)出版社，2010:142－204.

［10］ 王金明.數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL(第四版)［M］.北京:北京電子工業(yè)出版社，2011:30－44，102－110.

［11］ 夏宇聞.Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版)［M］. 北京:北京航空航天大學(xué)出版社，2008:140－175，181－188.

［12］ 王光旭.基于CAN 總線實(shí)現(xiàn)DSP 與ARM 通信［J］. 中國科技信息，2010，23(11):101－102，112.