吳 超，吳明贊 ，李 竹

(南京理工大學(xué)自動化學(xué)院，南京210094)

電子產(chǎn)品越來越趨向高速、寬帶、高靈敏、高密集度和小型化，這種趨勢導(dǎo)致了電磁兼容問題更加嚴(yán)重。高速數(shù)字電路PCB 是一個(gè)典型的代表，PCB的電磁兼容(EMC)問題［1］是目前高速PCB 設(shè)計(jì)中急待解決的技術(shù)難題。要使電子電路獲得最佳性能，除了元器件的選擇和電路設(shè)計(jì)之外，良好的PCB 布局布線在電磁兼容性中也是非常重要的因素。本文針對基于DSP 的無線節(jié)點(diǎn)PCB 考慮電磁兼容性進(jìn)行分析，分別對自動布線和根據(jù)電磁兼容設(shè)計(jì)原則手動布線后的PCB 板進(jìn)行仿真比較分析。

1 無線節(jié)點(diǎn)原理介紹

本文設(shè)計(jì)的無線節(jié)點(diǎn)主要由微處理器模塊、ZigBee 模塊和GPRS 模塊三部分組成。其原理框圖如圖1 所示。

微處理器模塊選擇TI 公司型號為TMS320F2812的DSP 芯片，ZigBee 模塊選用CC2430，GPRS 模塊選擇MC55。其中CC2430 通信模塊接受無線傳感網(wǎng)絡(luò)節(jié)點(diǎn)傳輸來的參數(shù)數(shù)據(jù)，MC55 主要實(shí)現(xiàn)數(shù)據(jù)的無線撥號GPRS 連接。DSP 主要協(xié)調(diào)控制各部分有效的工作。

圖1 無線節(jié)點(diǎn)原理框圖

2 基于電磁兼容的PCB 設(shè)計(jì)分析

2.1 PCB 電磁兼容分析

由于PCB 板上存在大量數(shù)字器件和模擬器件，這些器件工作時(shí)會引起電路板內(nèi)電源電壓的波動，導(dǎo)致信號的波形產(chǎn)生失真，從而引起誤動作。電源在向電路系統(tǒng)供電時(shí)也會將噪聲加到電路系統(tǒng)中［2］。傳輸線本身存在一定的電阻，當(dāng)電源發(fā)生過壓，欠壓或者斷電等故障時(shí)均能產(chǎn)生噪聲干擾。

地線作為電位基準(zhǔn)點(diǎn)的等電位點(diǎn)，同時(shí)也是信號的低阻抗回路。它的電位并不是恒定的，地線上最常見的干擾就是地環(huán)路干擾。由于地線的阻抗不為零，引起地線上各點(diǎn)形成電位差，從而導(dǎo)致電路誤動作，形成地線干擾。而地線阻抗隨著頻率的升高而加大，這就是造成電磁干擾的主要因素。由于地線阻抗的存在，當(dāng)大電流流過地線時(shí)，會產(chǎn)生很大的電位差，這就構(gòu)成了地環(huán)路干擾。

高速PCB 設(shè)計(jì)過程中，串?dāng)_現(xiàn)象是非常普遍的，常見串?dāng)_有容性耦合串?dāng)_和感性耦合串?dāng)_，影響串?dāng)_信號幅度的因素主要有走線間的耦合長度、走線的間距和走線的端接。

2.2 PCB 電磁兼容設(shè)計(jì)

根據(jù)印制電路板電流的大小，應(yīng)盡量加粗電源線和地線的寬度，減小環(huán)路電阻，同時(shí)使電源線地線的走向和數(shù)據(jù)傳輸方向一致，有助于增強(qiáng)抗噪聲能力［3］。為了減小去耦電容供電回路面積和元件分布電感的影響，盡量選用貼片元件，縮短引腳長度。為電源引入端加上較大容量的電解電容做低頻濾波，再并聯(lián)一個(gè)容量較小的瓷片電容做高頻濾波。

為了減小地環(huán)路干擾，可以采用光耦隔離器等切斷地環(huán)路電流的形成或采用平衡電路消除環(huán)路電流。應(yīng)減小公共地線部分的阻抗，加粗電線或?qū)Φ鼐€鋪銅，另一方面可采用適當(dāng)?shù)慕拥胤绞奖苊庀嗷ジ蓴_。為了消除數(shù)字器件對模擬器件的干擾，數(shù)字地和模擬地應(yīng)該分開

容性耦合和感性耦合產(chǎn)生的串?dāng)_隨著受干擾線路負(fù)載阻抗的增加而增加，所以減小負(fù)載可以減小耦合干擾的影響。在布線條件允許的情況下，盡量減小相鄰傳輸線間的平行長度或增大可能發(fā)生容性耦合導(dǎo)線之間的距離，如采用3W 原則。相鄰倆信號層走線應(yīng)垂直盡量避免平行走線減小層間的串?dāng)_。通過端接，使傳輸線終端阻抗和傳輸線匹配，可以大大減小串?dāng)_和反射干擾。

2.3 PCB 布局布線原則

綜合上述電磁兼容分析設(shè)計(jì)以及高速PCB 的特點(diǎn)，提出以下布局布線原則:

(1)盡量縮短高頻元器件之間的連線，減小它們的分布參數(shù)和相互之間的電磁干擾;

(2)按照電路的流程安排各功能單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向;

(3)以每個(gè)功能模塊的核心元件為中心，圍繞它進(jìn)行布局，盡量減小和縮短各元器件之間的引線和連接長度;

(4)綜合考慮各元件之間的分布參數(shù)，盡可能使元器件平行排列，這樣有利于增強(qiáng)抗干擾能力;

(5)對最敏感的和最容易產(chǎn)生影響的信號網(wǎng)絡(luò)首先進(jìn)行布線;

(6)使最可能發(fā)生發(fā)射或最敏感的信號網(wǎng)絡(luò)走線盡量短;

(7)將最可能發(fā)生發(fā)射或敏感的信號網(wǎng)絡(luò)布在最靠近地平面的位置;

(8)將數(shù)據(jù)總線和其他傳輸線相鄰走線，并且將它們保持一定的距離，使串?dāng)_最小化;

(9)不要將任何走線布在它們的參考平面的分割處;

(10)多層板中，電源層和地層要放置在相鄰的層中［4］。

3 仿真分析

3.1 無線節(jié)點(diǎn)PCB 自動布線的仿真分析

對布局后的無線節(jié)點(diǎn)PCB 進(jìn)行自動布線，得到相應(yīng)的PCB 圖，將其導(dǎo)入到Hyperlynx 仿真軟件中，得到如圖2 所示的仿真文件。由于自動布線中未考慮電磁兼容性有關(guān)的布線原則，所以必然會出現(xiàn)電磁兼容性問題。這里以地址線信號XA［12］為例說明其由于未考慮電磁兼容性而產(chǎn)生的反射和串?dāng)_問題。

將自動布線生成的PCB 板進(jìn)行Boardsim 仿真，首先設(shè)置層疊，然后選取受串?dāng)_影響的信號線XA［12］，分別對受攻擊信號線和攻擊信號線添加IBIS模型引腳，最后進(jìn)行仿真得到圖3 所示的反射仿真圖和圖4 所示的串?dāng)_仿真圖。

由表1 可知，自動布線后信號線上的信號出現(xiàn)了較嚴(yán)重的反射和串?dāng)_問題，此時(shí)必須進(jìn)行手動布線，按照電磁兼容布線原則，調(diào)整導(dǎo)致反射和串?dāng)_發(fā)生的有關(guān)參數(shù)，從而減小反射和串?dāng)_影響，增強(qiáng)PCB 板的電磁兼容性。

圖2 自動布線生成的PCB 仿真文件

圖3 自動布線反射仿真

圖4 自動布線串?dāng)_仿真

表1 自動布線仿真數(shù)據(jù)

3.2 無線節(jié)點(diǎn)PCB 手動布線的仿真分析

為了減小因電磁兼容引起的反射和串?dāng)_對PCB 板上信號的影響，首先利用Linesim 對反射和串?dāng)_問題進(jìn)行前仿真，根據(jù)電磁兼容PCB 布局布線原則手動調(diào)整各項(xiàng)參數(shù)直到滿足系統(tǒng)要求，最后利用Boardsim 對調(diào)整后的信號線進(jìn)行后仿真。LineSim 的仿真模型如圖5 和圖6 所示，仿真結(jié)果分別如圖7、圖8 和圖9 所示。

圖5 Linesim 反射仿真模型圖

圖6 LineSim 串?dāng)_仿真模型圖

圖7 手動布線反射前仿真

圖8 未調(diào)整參數(shù)串?dāng)_仿真

圖9 調(diào)整參數(shù)后串?dāng)_仿真

由表2 可知，經(jīng)過手動添加匹配電阻后，反射幅值大幅度減小，對信號的影響控制在了允許的范圍內(nèi)。由表3 可以看出，手動調(diào)整耦合長度、線寬、線間距等重新布線后，可以將串?dāng)_限制在一定的范圍內(nèi)［6］。自動布線后導(dǎo)入Hyperlynx 仿真軟件中得到圖10 所示仿真文件圖。

表2 LineSim 反射仿真數(shù)據(jù)

表3 LineSim 串?dāng)_仿真數(shù)據(jù)

圖10 手動布線后仿真文件

根據(jù)表2 和表3 的參數(shù)進(jìn)行布線后仿真，得到圖11 和12 所示的仿真結(jié)果。

圖11 調(diào)整后Boardsim 反射仿真

圖12 調(diào)整參數(shù)后Boardsim 串?dāng)_仿真

3.3 兩種布線方式比較分析

由前面進(jìn)行的仿真分析可知自動布線后，信號的反射問題和串?dāng)_問題比較嚴(yán)重，經(jīng)過手動調(diào)整參數(shù)，添加匹配電阻等措施，可以將反射和串?dāng)_對信號的影響限制在合理的范圍內(nèi)。

具體的仿真分析結(jié)果比較如表4 所示。

表4 自動布線和手動布線仿真數(shù)據(jù)比較

最后，對PCB 板上的信號進(jìn)行依次分析仿真，對出現(xiàn)電磁兼容問題的信號進(jìn)行手動調(diào)整參數(shù)，直到滿足系統(tǒng)要求。

4 結(jié)束語

本文對基于DSP 的無線節(jié)點(diǎn)進(jìn)行了電磁兼容性仿真和分析。首先利用自動布線功能對PCB 板進(jìn)行布線，經(jīng)過仿真分析發(fā)現(xiàn)電磁兼容問題比較嚴(yán)重，出現(xiàn)了反射和串?dāng)_現(xiàn)象。對此，根據(jù)電磁兼容設(shè)計(jì)的原則，對PCB 板進(jìn)行合理的布局，手動調(diào)整布線。手動調(diào)整參數(shù)后進(jìn)行仿真得出反射和串?dāng)_得到了有效的抑制。

［1］ 江思敏，唐廣芝.PCB 和電磁兼容設(shè)計(jì)［M］.2 版.北京:機(jī)械工業(yè)出版社，2008.

［2］ 張燕燕.高速DSP 的電磁兼容設(shè)計(jì)研究［J］. 現(xiàn)代電子技術(shù)，2008，(18):174－177.

［3］ 岳春華，伊征琦. 高速PCB 電磁電容的研究［J］. 電子質(zhì)量，2007，(8):92－94.

［4］ 聶瓊，錢敏，丁杰. PCB 的電磁兼容設(shè)計(jì)［J］. 印制電路信息，2010，(12):9－12.

［5］ 許運(yùn)飛，吳明贊，李竹.基于HyperLynx 的斷路器狀態(tài)監(jiān)測無線節(jié)點(diǎn)PCB 設(shè)計(jì)［J］.電子器件，2011，34(5):529－531.

［6］ 許運(yùn)飛，吳明贊，李竹.基于HyperLynx 的斷路器狀態(tài)監(jiān)測無線節(jié)點(diǎn)PCB 板信號完整性分析［J］.電子器件，2011，34(6):727－730.