南京電子技術(shù)研究所 徐 濤 鄭 清

目前，氣象雷達(dá)開(kāi)始運(yùn)用相控陣體質(zhì)，需要24小時(shí)開(kāi)機(jī)，所以對(duì)控制系統(tǒng)可靠性要求高，同時(shí)相控陣?yán)走_(dá)控制系統(tǒng)功能復(fù)雜，需要專用芯片進(jìn)行控制。隨著電子技術(shù)的發(fā)展與進(jìn)步，電路系統(tǒng)的設(shè)計(jì)方法也發(fā)生了巨大的變化，基于EDA技術(shù)的芯片設(shè)計(jì)正成為系統(tǒng)設(shè)計(jì)的主流，集成電路向著高速度、高集成度、低功耗的系統(tǒng)集成方向迅速發(fā)展[1][2]。傳統(tǒng)的單一功能電路設(shè)計(jì)已無(wú)法滿足現(xiàn)代雷達(dá)的要求。具體到控制系統(tǒng)設(shè)計(jì)，雷達(dá)因?yàn)榻Y(jié)構(gòu)空間小、環(huán)境溫度高、電磁環(huán)境復(fù)雜，且參與控制的系統(tǒng)設(shè)備多、接口復(fù)雜等原因，開(kāi)發(fā)具有多功能、多用途、高性能的綜合應(yīng)用平臺(tái)具有重要的工程意義。

本文介紹了基于HardCopy技術(shù)的多功能控制芯片的設(shè)計(jì)：包括了控制和數(shù)據(jù)分發(fā)模塊和子控制模塊，實(shí)現(xiàn)了控制功能的高度集成。

1.HardCopy技術(shù)簡(jiǎn)介[3][4]

作為電子設(shè)計(jì)的兩大主流技術(shù)，ASIC和FPGA分別針對(duì)不同的市場(chǎng)定位，ASIC被用于大批量的專用產(chǎn)品，具有良好的性價(jià)比，而FPGA雖單價(jià)昂貴，但由于其可編程性的靈活性，隱刺廣受小批量應(yīng)用的青睞。隨著日漸強(qiáng)大的產(chǎn)品面市時(shí)間縮短的壓力，再加上對(duì)產(chǎn)品設(shè)計(jì)的快捷性和靈活性要求的提升，使得FPGA的發(fā)展勢(shì)頭強(qiáng)勁，但是原有FPGA固有的弱點(diǎn)如功耗高、速度慢、資源冗余、價(jià)格昂貴等使其在面對(duì)復(fù)雜功能設(shè)計(jì)的要求時(shí)還是會(huì)感到力不從心。因此人們開(kāi)始考慮通過(guò)技術(shù)上的融合，在ASIC和FPGA之間找到一條“中間道路”，結(jié)構(gòu)化ASIC可以說(shuō)是這條中間道路的最成功的嘗試。Altera將其推出的結(jié)構(gòu)化ASIC產(chǎn)品命名為HardCopy系列，它提供了從原型到批量成品的完整解決方案，讓設(shè)計(jì)者能夠應(yīng)對(duì)成本和風(fēng)險(xiǎn)的上升及市場(chǎng)的不確定性。HardCopy器件是可編程邏輯器件的準(zhǔn)確再現(xiàn)，但沒(méi)有可編程性，采用用戶專用的配置和金屬互連布線。HardCopy架構(gòu)構(gòu)建在HCell精細(xì)顆粒架構(gòu)上，HCell可支持FPGA無(wú)縫移植，可實(shí)現(xiàn)ASIC技術(shù)那樣的密度、成本、性能和功耗特性，具體的成本、風(fēng)險(xiǎn)等對(duì)比情況如表一所示。本設(shè)計(jì)就是基于HardCopy技術(shù)上進(jìn)行設(shè)計(jì)的。

2.控制系統(tǒng)的設(shè)計(jì)

2.1 控制系統(tǒng)功能模塊介紹

根據(jù)現(xiàn)在雷達(dá)的發(fā)展情況，控制系統(tǒng)主要是組合控制單元。組合控制單元可以大致分為以下幾部分：下行傳輸控制模塊、電源控制模塊、上行傳輸控制模塊。

圖1 組合控制單元功能模塊

圖2 控制系統(tǒng)芯片功能框圖

表一 三種SOC方案的比較

圖3 定時(shí)信號(hào)邏輯功能驗(yàn)證時(shí)序圖

下面具體說(shuō)明組合控制單元的劃分及各模塊的功能，如圖一所示：

(1)上行傳輸控制模塊：上行傳輸控制模塊用來(lái)完成上行控制、定時(shí)信號(hào)的分發(fā)傳輸功能。組合控制把接收到的光纖信號(hào)轉(zhuǎn)化為差分電信號(hào)，通過(guò)射頻電纜傳輸給下端的控制單元。

(2)電源控制模塊：電源控制模塊用以實(shí)現(xiàn)電源控保系統(tǒng)的通信功能。組合控制單元會(huì)根據(jù)上行控制指令，把相應(yīng)的電源控制信號(hào)以串行通信的形式傳輸給電源控保系統(tǒng)，并接收相應(yīng)的電源自檢信息。

(3)下行傳輸控制模塊：下行傳輸控制模塊用以保證陣面AD數(shù)據(jù)、自檢等相關(guān)信息的實(shí)時(shí)傳輸。組合控制單元在接收到控制單元的AD采樣數(shù)據(jù)和相應(yīng)的電源自檢信號(hào)之后，根據(jù)相應(yīng)的通信協(xié)議要求，完成所有相關(guān)數(shù)據(jù)的打包工作，并通過(guò)光纖完成下行數(shù)據(jù)的傳輸功能。

2.2 器件選型

控制芯片在FPGA原型設(shè)計(jì)階段選用ALTERA公司的FPGA芯片系列，該系列芯片有豐富的高速串行收發(fā)器，硬件乘法器也很豐富，片內(nèi)RAM資源強(qiáng)大，可用I/O個(gè)數(shù)滿足設(shè)計(jì)需要如圖1所示。

2.3 控制芯片具體設(shè)計(jì)

組合控制模塊的具體功能描述：

該模塊主要包括指令定時(shí)輸入、本地地址管理、上行指令定時(shí)發(fā)送、下行數(shù)據(jù)傳輸和自檢等，具體功能如下：

（1）指令定時(shí)輸入

上行指令定時(shí)指令定時(shí)按設(shè)定的選擇方式，選擇相應(yīng)通道的指令定時(shí)信號(hào)為有效通道。

（2）本地地址管理

該模塊包括產(chǎn)品序列號(hào)寫入(產(chǎn)品序列號(hào)寫入)、控制地址寫入(配置信息寫入)、Key地址讀取(控制地址讀取)和初始化(初始化)。

（3）上行指令定時(shí)發(fā)送

選定的指令定時(shí)信號(hào)通過(guò)Serdes通道發(fā)送。

（4）下行數(shù)據(jù)傳輸

接收Serdes通道數(shù)據(jù)，重新打包后通過(guò)光口發(fā)送給數(shù)字波束形成模塊。

（5）自檢

該模塊包括：搜集控制系統(tǒng)是否工作正常、本板溫度傳感器數(shù)據(jù)采集、時(shí)鐘輸入、按定時(shí)序列及地址分時(shí)通過(guò)光口下傳自檢數(shù)據(jù)、通過(guò)DSP下傳自檢數(shù)據(jù)、控自檢燈以及自檢端口輸出關(guān)鍵定時(shí)信號(hào)。

根據(jù)上面對(duì)組合控制模塊詳細(xì)劃分，該芯片的具體設(shè)計(jì)功能框圖如下圖2所示。

3.驗(yàn)證實(shí)驗(yàn)

對(duì)原型芯片進(jìn)行功能驗(yàn)證后，各項(xiàng)功能都能滿足系統(tǒng)要求，由于篇幅原因，只將定時(shí)信號(hào)功能驗(yàn)證邏輯時(shí)序圖給出如圖3所示。圖中結(jié)果可以看出，給出的定時(shí)信號(hào)穩(wěn)定，有序?？梢?jiàn)該項(xiàng)功能是滿足設(shè)計(jì)要求的。

4.結(jié)束語(yǔ)

基于HardCopy技術(shù)的控制芯片的設(shè)計(jì)方法新穎而靈活。本文詳細(xì)給出了控制芯片的功能框圖，具有很強(qiáng)的可操作性。在FPGA原型芯片上驗(yàn)證芯片功能相當(dāng)方便且風(fēng)險(xiǎn)小，在功能驗(yàn)證完全無(wú)誤后，可無(wú)縫移植到結(jié)構(gòu)化ASIC中，實(shí)現(xiàn)引腳相同、功能等價(jià)的結(jié)果，達(dá)到高效、低成本和小型化的目標(biāo)。相信在不遠(yuǎn)的將來(lái)，該技術(shù)將得到大量應(yīng)用。

[1]張光義.相控陣?yán)走_(dá)系統(tǒng)[M].北京:國(guó)防工業(yè)出版社,1994.

[2]鄭清.相控陣?yán)走_(dá)波控系統(tǒng)技術(shù)研究[J].現(xiàn)代雷達(dá),2006,28(4):53-55.

[3]HardCopy handbook.(Altera).http:/www.altera.com.

[4]王國(guó)章,劉戰(zhàn),須自明.一種新的硬件設(shè)計(jì)方法 結(jié)構(gòu)化ASIC技術(shù)[J].微計(jì)算機(jī)信息,2006,2.