苗新法，張小磊

（蘭州交通大學(xué) 電子與信息工程學(xué)院，甘肅 蘭州 730070）

無線通信技術(shù)的迅速發(fā)展和廣泛應(yīng)用給人們的生活帶來了極大的便利,但同時(shí)也會(huì)被違法犯罪分子所利用，使失密、泄密的渠道更加難以控制。通過無線通信手段的失密、泄密問題日益嚴(yán)峻,同時(shí)也向保密技術(shù)和電子對(duì)抗技術(shù)提出了極大的挑戰(zhàn)。無線通信是一個(gè)開放的電子通信系統(tǒng),防止通過無線通信手段的失密行為最直接的方法就是在必要時(shí)對(duì)一定空間范圍內(nèi)的無線接收機(jī)進(jìn)行壓制式干擾,使其無法正常接收發(fā)射機(jī)發(fā)射的信號(hào)[1]。

壓制性干擾的定義為用噪聲或噪聲樣的干擾信號(hào)遮蓋或淹沒有用信號(hào),阻止對(duì)方用電磁波獲取目標(biāo)信息。壓制性干擾按頻譜特性一般可分為寬帶阻塞式、瞄準(zhǔn)式和掃頻式三大類。每種方式都有其特點(diǎn)和應(yīng)用場(chǎng)合[2-4]。

傳統(tǒng)的壓制系統(tǒng)壓制方式單一，頻率范圍小，系統(tǒng)結(jié)構(gòu)復(fù)雜。本文提出一種結(jié)合模擬和數(shù)字方式，由FPGA作為主控，基于DDS原理的壓制系統(tǒng)。本壓制系統(tǒng)同時(shí)具備三種壓制方式，頻率范圍大，中心頻率和帶寬步進(jìn)可調(diào)。

1 系統(tǒng)基本原理

系統(tǒng)方案框圖如圖1所示。

高斯分布的基帶噪聲由噪聲二極管齊納擊穿產(chǎn)生，經(jīng)調(diào)理電路放大后，由ADC采樣后送入核心處理器進(jìn)行處理。在FPGA中構(gòu)建偽隨機(jī)序列雖然相對(duì)不復(fù)雜，但序列長(zhǎng)度有限，實(shí)時(shí)性不好，所以本文仍然采用模擬的方式產(chǎn)生真正的噪聲。在FPGA中構(gòu)建的DDS模塊為本系統(tǒng)的核心。DDS的基本原理如圖2所示[5-6]。其輸出頻率fout=M×fclk/2N。其中，M為頻率控制字，N為波形查找表的位數(shù),本系統(tǒng)使用 20 bit；fclk為參考時(shí)鐘，是本設(shè)計(jì)的DDS模塊實(shí)際工作的等效時(shí)鐘。FPGA選用Altera公司Stratix II系列芯片，系統(tǒng)倍頻后的工作頻率為140 MHz，四通道并行處理等效時(shí)鐘為560 MHz[7-8]，故輸出信號(hào)的頻率分辨率為△f=fclk/2N=534 Hz。為了與標(biāo)準(zhǔn)射頻設(shè)備兼容，本系統(tǒng)輸出fout是中心頻率為70 MHz的中頻信號(hào)，對(duì)應(yīng)的中心頻率控制字為M0=217（0x20000）。以寬帶阻塞式壓制為例，介紹頻率控制字的生成方法。

根據(jù)相關(guān)文獻(xiàn)，寬帶阻塞式壓制一般選用噪聲調(diào)頻信號(hào)。噪聲調(diào)頻信號(hào)的時(shí)域表達(dá)式為：

其瞬時(shí)頻率為：ω=ωc+kfm(t)，其中 ，m(t)為均值為0、均方差即功率為σ2的高斯白噪聲，kf為調(diào)頻指數(shù)。

由此可知，噪聲調(diào)頻信號(hào)的帶寬僅與調(diào)頻指數(shù)和信號(hào)功率有關(guān)，即僅與kfδ有關(guān)。

假設(shè)圖1中基帶噪聲控制電路中所使用的ADC寬度為 N1位，DAC寬度為 N2位，取 N1≥N2，則采樣最大值由壓控放大器分級(jí)控制，均勻分為2N2級(jí)。若定義分級(jí)系數(shù) k=1～2N2，則每級(jí)采樣值，此值即對(duì)應(yīng)的調(diào)制信號(hào)功率σ。使用FPGA內(nèi)部的乘法器與ADC采樣值ks相乘，得到頻偏控制字Mf1，乘法器系數(shù)對(duì)應(yīng)調(diào)制指數(shù) kf，由于 Mf1始終為正，為了保證信號(hào)中心頻率在70 MHz，還要減去頻偏中心控制字M0+Mf1-Mf2即為最終的噪聲調(diào)頻信號(hào)的頻率控制字，其實(shí)現(xiàn)原理如圖3所示[9-10]。

由以上分析可知，若 M=12、N=8、kf=1～10，則輸出信號(hào)的最小帶寬即帶寬步進(jìn) △fmin=△f×16=8.545 kHz，信號(hào)輸出最大帶寬為 △fmax=△f×4 096×10=21.875 MHz（實(shí)際輸出信號(hào)帶寬要低一個(gè)△f，為了分析方便作此計(jì)算）。當(dāng)信號(hào)功率和調(diào)制指數(shù)有多種組合、可以滿足同一個(gè)輸出帶寬要求時(shí)，為了減小采樣量化誤差，應(yīng)盡量使采樣值即噪聲功率較大，使乘法器系數(shù)即調(diào)制指數(shù)較小。如輸出 5 MHz帶寬的噪聲調(diào)頻信號(hào)，取 k=195，kf=3，實(shí)際帶寬 △fout=△f×(195×16-1)×3=4.997 MHz， 對(duì)應(yīng)控制字范圍為即0x1EDB8～0x21245。

圖3中當(dāng)信號(hào)帶寬較大時(shí)可作為寬帶阻塞式壓制信號(hào)源；帶寬較窄時(shí)即可作為瞄準(zhǔn)式壓制信號(hào)源[3]；使頻偏控制字線性變化即可作為掃頻式壓制信號(hào)源。

為了把中頻信號(hào)調(diào)制到更高頻率上，本系統(tǒng)使用了上變頻方案，其中程控本振使用ADF4350。ADF4350單芯片即可實(shí)現(xiàn)137.5 MHz～4 400 MHz的本振輸出，并且集成小數(shù)分頻器和整數(shù)分頻器，使用三線制的SPI接口，輸出功率、預(yù)分頻器模數(shù)和分頻系數(shù)可編程，ADF4350接口時(shí)序如圖4所示。為了保證相位噪聲等性能指標(biāo)并降低濾波器和功放的設(shè)計(jì)難度，考慮實(shí)際需要，本系統(tǒng)本振輸出為170 MHz～770 MHz，混頻濾波后的信號(hào)范圍為100 MHz～700 MHz。

圖1中的控制接口，主要是人機(jī)接口以及與上位機(jī)之間的通信接口。

2 測(cè)試結(jié)果

圖5為輸出信號(hào)的頻譜圖，其中，圖5(a)和圖5(b)為中頻輸出帶寬為20 kHz和2 MHz的掃頻信號(hào)，每周期2 000個(gè)點(diǎn)，每個(gè)頻點(diǎn)駐留時(shí)間 1μs；圖 5(c)和圖 5(d)為上變頻后的頻譜圖，(c)圖為中心頻率 500 MHz、帶寬1 MHz的噪聲調(diào)頻信號(hào)，(d)圖為中心頻率 300 MHz、帶寬20 kHz的噪聲調(diào)頻信號(hào)。從圖中可以看出，輸出信號(hào)頻譜分布與理論設(shè)計(jì)基本一致。

在2010年及以前的幾年中，每次國家統(tǒng)一的大型考試中，通過無線電監(jiān)測(cè)均能發(fā)現(xiàn)數(shù)個(gè)非法信號(hào)在傳輸作弊信息，但僅靠教育說服已不能完全杜絕，且每次僅能發(fā)現(xiàn)幾個(gè)參與作弊的帶接收設(shè)備進(jìn)入考場(chǎng)的考生，極大地影響了考試公平，造成了不好的影響。在2011年底到2012年初的幾次考試中，在相關(guān)執(zhí)法部門的配合下，通過使用本設(shè)備，配合我校研制的監(jiān)測(cè)和定位設(shè)備，使大部分非法接收設(shè)備無法正常接收信號(hào)，并繳獲發(fā)送設(shè)備數(shù)臺(tái)，抓獲犯罪分子數(shù)人，保證了考試的公平公正。

本系統(tǒng)同樣可以在電子戰(zhàn)中作干擾源裝備部隊(duì)，應(yīng)用于雷達(dá)對(duì)抗、電子干擾等。

本系統(tǒng)DDS信號(hào)輸出為標(biāo)準(zhǔn)70 MHz中頻信號(hào)，可與市場(chǎng)上的大部分廠家的上變頻器和功放接口，進(jìn)一步擴(kuò)大其頻率輸出范圍和功率輸出范圍，應(yīng)用到更多的場(chǎng)合。

[1]呂波，張曉發(fā).噪聲壓制式手機(jī)干擾機(jī)設(shè)計(jì)[J].電子工程師，2004，30（6）：28-30.

[2]胡修林，熊小蘭.典型壓制性干擾的建模與仿真[J].自動(dòng)化技術(shù)與應(yīng)用，2006，25（12）：75-77.

[3]洪韜，王超，張學(xué)斌.壓制式毫米波干擾模擬器設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2008，34（8）：97-99.

[4]呂波，張曉發(fā)，袁乃昌.數(shù)字噪聲調(diào)頻寬帶干擾源設(shè)計(jì)[J].電測(cè)與儀表，2008，20（1）：54-57.

[5]戈立軍，吳虹，司敏山.基于 DDS技術(shù)的FM信號(hào)發(fā)生器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)[J].南開大學(xué)學(xué)報(bào)（自然科學(xué)版），2007，40（6）：95-99.

[6]周俊峰.基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2002，28（12）：74-76.

[7]徐鑫，凌小峰，宮新保.寬帶噪聲調(diào)頻信號(hào)產(chǎn)生系統(tǒng)的數(shù)字化硬件實(shí)現(xiàn)[J].航天電子對(duì)抗，2009，25（5）：47-50.

[8]周國富.基于 FPGA的并行DDS[J].電子技術(shù)應(yīng)用，2007，33（10）：41-43.

[9]鄧耀華，吳黎明，張力鍇，等.基于FPGA的雙DDS任意波發(fā)生器設(shè)計(jì)與雜散噪聲抑制方法[J].儀器儀表學(xué)報(bào)，2010，30（11）：2256-2262.

[10]田書林，劉科，周鵬.基于雙DDS的高速任意波形發(fā)生器實(shí)現(xiàn)技術(shù)[J].儀器儀表學(xué)報(bào)，2004，25（8）：557-560.