孫娜

（遼寧工程職業(yè)學(xué)院，遼寧 鐵嶺 112000）

引言

隨著現(xiàn)代科技的發(fā)展，各行各業(yè)現(xiàn)代化程度的不斷提高，視頻監(jiān)控系統(tǒng)已經(jīng)應(yīng)用到了工業(yè)系統(tǒng)、公安系統(tǒng)、智能小區(qū)等很多場所。目前，在國內(nèi)外市場上，主要推出的是模擬視頻監(jiān)控和數(shù)字視頻監(jiān)控兩類產(chǎn)品。模擬技術(shù)發(fā)展已經(jīng)非常成熟、性能穩(wěn)定，并在實(shí)際工程應(yīng)用中得到廣泛應(yīng)用，特別是在大、中型視頻監(jiān)控工程中的應(yīng)用尤為廣泛；數(shù)字系統(tǒng)是新崛起的以計(jì)算機(jī)技術(shù)及視頻圖像壓縮為核心的新型視頻監(jiān)控系統(tǒng)，該系統(tǒng)解決了模擬系統(tǒng)部分的弊端而迅速發(fā)展，但仍需進(jìn)一步完善。目前，視頻監(jiān)控系統(tǒng)正處在模擬系統(tǒng)與數(shù)字系統(tǒng)混合應(yīng)用并將逐漸向數(shù)字化、網(wǎng)絡(luò)化過渡的階段，還存在很多技術(shù)難題有待于攻破。

1 監(jiān)控系統(tǒng)技術(shù)現(xiàn)狀

模擬視頻監(jiān)控系統(tǒng)是攝像機(jī)通過專用同軸電纜輸出視頻信號，電纜連接到專用模擬視頻設(shè)備，如視頻畫面分割器、矩陣、切換器、卡帶式錄像機(jī)及視頻監(jiān)視器等。而數(shù)字視頻監(jiān)控系統(tǒng)則為攝像機(jī)采集到的視頻信號經(jīng)過壓縮編碼，進(jìn)行數(shù)字化傳輸，再經(jīng)過解碼將信號還原輸出，根本上改變了視頻監(jiān)控系統(tǒng)從信息采集、數(shù)據(jù)處理、傳輸、系統(tǒng)控制等的方式和結(jié)構(gòu)形式。然而，無論是模擬的還是數(shù)字的系統(tǒng)，都存在一個(gè)共同的弊端，即無法形成有效的報(bào)警聯(lián)動(dòng)。在模擬監(jiān)控系統(tǒng)中，由于各部分獨(dú)立運(yùn)作，相互之間的控制協(xié)議很難互通，聯(lián)動(dòng)只能在有限的范圍內(nèi)進(jìn)行。而在數(shù)字控制系統(tǒng)中，雖然通過PC機(jī)及網(wǎng)絡(luò)，可以控制網(wǎng)絡(luò)中所連接的主機(jī)、報(bào)警設(shè)備，完成視頻切換、云臺、鏡頭控制及報(bào)警聯(lián)動(dòng)等，但由于PC機(jī)及網(wǎng)絡(luò)工作狀態(tài)不穩(wěn)，加之計(jì)算機(jī)網(wǎng)絡(luò)病毒等問題，始終是數(shù)字系統(tǒng)中難于解決的一大問題。

2 FPGA簡介、系統(tǒng)工作原理

本文研究的是一種基于FPGA的嵌入式視頻圖像處理系統(tǒng)，基本上解決了監(jiān)控系統(tǒng)實(shí)時(shí)監(jiān)視、視頻疊加、聯(lián)機(jī)報(bào)警等功能。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在可編程陣列邏輯 PAL(Programmable Array Logic)、門陣列邏輯GAL(Gate Array Logic)、可編程邏輯器件PLD(Programmable Logic Device)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路ASIC（Application Specific Integrated Circuit）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

圖1 視頻圖像處理系統(tǒng)工作框圖

FPGA是天生的并行結(jié)構(gòu)，它有很多硬件乘法器，所以決定了它是做高速算法運(yùn)算的最佳選擇。不同的FPGA運(yùn)算速度不同，內(nèi)部的硬件資源也不同，內(nèi)部的DSP（Digital Signal Processing）塊也不同。DSP Builder是一個(gè)系統(tǒng)級（或算法級）設(shè)計(jì)工具，它構(gòu)架在多個(gè)軟件工具之上，并把系統(tǒng)級和RTL級兩個(gè)設(shè)計(jì)領(lǐng)域的設(shè)計(jì)工具連接起來，最大程度地發(fā)揮了兩種工具的優(yōu)勢。在FPGA里用硬件實(shí)現(xiàn)圖像的算法，用FPGA做數(shù)字信號處理，可以輕松完成視頻圖像處理。

3 FPGA處理系統(tǒng)工作過程

本文研究的視頻圖像處理系統(tǒng)原理是一種通過實(shí)時(shí)提取視頻圖像信號中的有效信息來實(shí)現(xiàn)控制輸出的嵌入式控制系統(tǒng)。系統(tǒng)實(shí)時(shí)對輸入的視頻圖像進(jìn)行采集解碼數(shù)字化，提取預(yù)先訂制的監(jiān)控圖像有效區(qū)域信息，利用高性能的嵌入式處理器對有效信息進(jìn)行運(yùn)算分析、判斷、處理，之后，通過輸出驅(qū)動(dòng)模塊輸出開關(guān)量信號或者模擬4-20mA電流環(huán)信號，從而實(shí)現(xiàn)聯(lián)動(dòng)控制或即時(shí)報(bào)警等功能。系統(tǒng)工作框圖如圖1所示：

數(shù)據(jù)采集、解碼模塊由高效的32位嵌入式處理器進(jìn)行控制，攝像機(jī)的刷新率通常50幀每秒，最多能達(dá)到100幀每秒，而高速攝像機(jī)可以達(dá)到每秒1000-10000幀的速度記錄，采用32位微處理器將視頻圖像解碼成紅、綠、藍(lán)三基色的數(shù)據(jù)并單獨(dú)存儲，保證實(shí)時(shí)性好，不漏幀，硬件實(shí)時(shí)解碼、軟件高速處理，每幀都可以發(fā)出控制信號，數(shù)字解碼靈敏度高，分辨力超過人的視覺。

數(shù)據(jù)采集解碼后，經(jīng)高速處理器進(jìn)行數(shù)據(jù)處理，計(jì)算出實(shí)時(shí)的三基色數(shù)據(jù)，后進(jìn)行數(shù)字化判定。每路視頻信號可以設(shè)定4個(gè)敏感區(qū)域進(jìn)行取樣，每個(gè)區(qū)域的3個(gè)顏色可以單獨(dú)處理，取樣區(qū)域作為圖像判定的條件，取樣區(qū)域的數(shù)據(jù)作為比較的閾值，具體判斷根據(jù)監(jiān)視現(xiàn)場條件而定，選擇工作的具體數(shù)值范圍，當(dāng)前端攝像頭傳輸過來的圖像經(jīng)微處理器處理后，數(shù)值超出工作范圍，就會發(fā)出報(bào)警指令，向驅(qū)動(dòng)模塊輸送報(bào)警信號。

控制器采集的數(shù)據(jù)是在行場同步控制下從左到右、從上到下輸出，在行場同步下先把第一行數(shù)據(jù)寫到RAM1，寫完第一行再切換到第二行，寫完第二行再寫第三行，第三行寫完第3個(gè)數(shù)據(jù)即可讀出RAM1和各寄存器的數(shù)據(jù)做色彩平均值計(jì)算，當(dāng)?shù)谌袑懲暌院螅谒男袛?shù)據(jù)再寫到RAM1，以此類推，一直循環(huán)直到一幀數(shù)據(jù)處理結(jié)束。值得注意的是：各行的數(shù)據(jù)是循環(huán)切換的，當(dāng)RAM1保存的是第一行數(shù)據(jù)時(shí)，第一行數(shù)據(jù)從左到右依次為R1、G1、B1，第二行數(shù)據(jù)從左到右依次 R2、G2、B2，第三行數(shù)據(jù)從左到右依次為 R3、G3、B3，以后各行循環(huán)切換，根據(jù)當(dāng)前的位置以及所需的顏色通道選出4個(gè)像素進(jìn)行相加求和運(yùn)算。輸出驅(qū)動(dòng)模塊分為數(shù)字量報(bào)警和模擬量報(bào)警兩種，可以視現(xiàn)場工作情況具體選擇，而且輸出通道數(shù)可擴(kuò)展和裁減。系統(tǒng)采用嵌入式設(shè)計(jì)，操作界面友好，并運(yùn)用了視頻疊加技術(shù)使輸出畫面包含設(shè)置菜單和報(bào)警信息。系統(tǒng)將信息采集計(jì)算后，處理模塊負(fù)責(zé)提取并處理預(yù)先設(shè)定的區(qū)域內(nèi)的數(shù)據(jù)，并將系統(tǒng)信息和報(bào)警信息疊加到視頻信號中，輸出給監(jiān)視器。通過控制面板和監(jiān)視器可以設(shè)定系統(tǒng)的各種參數(shù)（如調(diào)整取樣區(qū)域）。驅(qū)動(dòng)模塊將處理好的數(shù)據(jù)轉(zhuǎn)換成開關(guān)量和4-20mA模擬量，控制部分根據(jù)輸出的信號，完成相應(yīng)的控制過程，從而有效的實(shí)現(xiàn)系統(tǒng)的聯(lián)動(dòng)報(bào)警功能。

結(jié)論

從上述視頻圖像處理系統(tǒng)的研究分析可見，數(shù)字化、網(wǎng)絡(luò)化、整體化、智能化是監(jiān)控系統(tǒng)未來的發(fā)展方向。解決系統(tǒng)無法聯(lián)動(dòng)是當(dāng)前技術(shù)攻關(guān)中的重點(diǎn)，此類功能關(guān)鍵技術(shù)點(diǎn)是要求在各種應(yīng)用場合下均能夠較穩(wěn)定地輸出智能分析的信息，盡量減少環(huán)境對視頻監(jiān)控的影響。本文研究的FPGA和DSP技術(shù)的綜合應(yīng)用會起到拋磚引玉的作用，將進(jìn)一步推動(dòng)監(jiān)控系統(tǒng)逐步實(shí)現(xiàn)智能化。

[1]潘松.現(xiàn)代DSP技術(shù)[M].陜西：西安電子科技大學(xué)出版社，2003

[2]程存學(xué)，劉世棟，解莉.基于視頻圖像分析的智能監(jiān)控系統(tǒng)設(shè)計(jì)[J].計(jì)算技術(shù)與自動(dòng)化，2006.

[3]雷明，馬游春，李錦明，王宇龍.基于FPGA的多通道圖像采集存儲系統(tǒng)設(shè)計(jì)[J].通信技術(shù)，2010(04)

[4]王建國，于濤.基于FPGA的視頻圖像采集及監(jiān)控系統(tǒng)設(shè)計(jì)[J].微計(jì)算機(jī)信息，2008，9（3）：288-290