姜生瑞，郭利芳， 張穎斐

（蘭州交通大學(xué)電子與信息工程學(xué)院， 甘肅蘭州 730070）

0 引言

基準(zhǔn)電壓是集成電路設(shè)計(jì)中的一個(gè)重要部分，特別是在高精度電壓比較器、數(shù)據(jù)采集系統(tǒng)，以及A/D和 D/A轉(zhuǎn)換器等中，基準(zhǔn)電壓隨溫度和電源電壓波動(dòng)而產(chǎn)生的變化將直接影響到整個(gè)系統(tǒng)的性能。因此，在高精度的應(yīng)用場合，擁有一個(gè)具有低溫度系數(shù)、高電源電壓抑制的基準(zhǔn)電壓是整個(gè)系統(tǒng)設(shè)計(jì)的前提。

傳統(tǒng)帶隙基準(zhǔn)由于僅對(duì)晶體管基—射極電壓進(jìn)行一階的溫度補(bǔ)償，忽略了曲率系數(shù)的影響，產(chǎn)生的基準(zhǔn)電壓和溫度仍然有較大的相干性，所以輸出電壓溫度特性一般在20 ppm/℃以上，無法滿足高精度的需要。本文基于帶隙基準(zhǔn)的原理,提出一種結(jié)構(gòu)較簡單、溫度系數(shù)較低的bipolar工藝的帶隙基準(zhǔn)電壓源電路。

1 帶隙基準(zhǔn)電壓源的基本理論

1.1 帶隙基準(zhǔn)電壓源的原理

帶隙電壓基準(zhǔn)的基本原理是：利用具有負(fù)溫度系的VBE和具有正溫度此系數(shù)的不同發(fā)射結(jié)電流密度下的兩個(gè)基射結(jié)電壓之差△VBE。將兩者線性疊加，在理論上可以在某個(gè)溫度點(diǎn)得到零溫度系數(shù)的基準(zhǔn)電壓。

例如，電壓V+擁有正溫度系數(shù)，電壓V-擁有負(fù)溫度系數(shù)，存在合適的權(quán)重α和β滿足：

這樣就得到具有零溫度系數(shù)的基準(zhǔn)電壓，其原理圖如圖1所示。

基準(zhǔn)電壓的基本表達(dá)式為[4]：

圖1 帶隙基準(zhǔn)電源的基本原理

1.2 性能參數(shù)

①功耗

功耗它是衡量電路在正常工作下消耗電流多少的一個(gè)參數(shù)。為了獲得更小的噪聲以及更快的響應(yīng)速度，都需要增加功耗。然而芯片由于應(yīng)用的要求，以及散熱條件的限制，其功耗也是受到限制的。因此每個(gè)單元電路都會(huì)有相應(yīng)的功耗要求[1]。

②溫漂系數(shù)是用來衡量基準(zhǔn)電壓的輸出電壓隨溫度變化的一個(gè)性能參數(shù)，單位為ppm/℃(1ppm=10-6)，表示當(dāng)溫度變化1℃時(shí)，輸出電壓變化的百分比。表達(dá)式可以表示為[1]：

其中，Vmax、Vmin分別為基準(zhǔn)電壓的最大值和最小值；Vmean為基準(zhǔn)電壓的平均值；Tmax和Tmin分別為溫度的最大值和最小值。

③電源抑制比PSRR(Power Supply Rejection Ratio)

電源抑制比是反映因電源電壓的變化而引起的輸出電壓的變化，一般用分貝(dB)來表征。電源抑制比的定義是電源電壓變化率與輸出電壓變化率的比值，如式(4)所示[3]。

2 帶隙基準(zhǔn)電壓源的設(shè)計(jì)

2.1 利用PTAT電流產(chǎn)生基準(zhǔn)電壓源

如果兩個(gè)雙極型晶體管工作在不相等的電流密度下，那么它們的基極—發(fā)射極電壓的差值就與絕對(duì)溫度成正比。那么將該電壓差值作用在一個(gè)電阻上，并利用電流鏡拷貝流過該電阻的電流，就可以獲得PTAT電流。圖2給出的是一個(gè)常用的產(chǎn)生PTAT電流的電路拓?fù)浣Y(jié)構(gòu)。

圖2 PTAT電流生成電路

在圖2所示的拓?fù)浣Y(jié)構(gòu)中，M1、M2和M3構(gòu)成電流鏡，并且有

將圖2中電路結(jié)構(gòu)改為圖3所示。

圖3 帶隙電壓基準(zhǔn)電路

將PTAT電流I3流過電阻R2，從而產(chǎn)生PTAT電壓I3·R2，再將這個(gè)電壓加到雙極型晶體管Q3的基極-發(fā)射極電壓上，從而獲得輸出基準(zhǔn)電壓：

當(dāng)R1，R2，M和n滿足關(guān)系時(shí)，帶隙電壓基準(zhǔn)源可以在T=300K時(shí)獲得零溫度系數(shù)。

計(jì)算基準(zhǔn)源的輸出噪聲是一個(gè)非常必要的過程，下面將對(duì)圖3帶隙電壓基準(zhǔn)電路的輸出噪聲的計(jì)算進(jìn)行介紹。

如圖4是圖3中帶隙電壓基準(zhǔn)的原理框圖。

圖4 帶隙基準(zhǔn)電壓源的原理框圖

A1是誤差放大器，增益為AV1；B1是M5作為PMOS輸入管、R1和Q1作為負(fù)載的共源極放大器，增益為β1；B2是M6作為輸入管、Q2作為負(fù)載的共源極放大器，增益為β2；A2是M8作為輸入管，R2和Q3作為負(fù)載的的共源極放大器，增益為AV2。由圖4得反饋環(huán)路的傳遞函數(shù)為：

由此，當(dāng)誤差放大器的增益足夠大時(shí)，從式（9）式可以得出由A1，B1和B2構(gòu)成的反饋環(huán)路的閉環(huán)增益為：

其中，RQi表示雙極型晶體管Qi發(fā)射極對(duì)地的等效電阻：

此外，供圖3中可得基準(zhǔn)電壓表達(dá)式為：

為了使得到的基準(zhǔn)電壓源擁有零溫度系數(shù)，還需要滿足：

得到從誤差放大器輸入端到基準(zhǔn)電壓輸出端的總增益為:

綜合考慮MOS管的熱噪聲和閃爍噪聲。MOS管溝道中噪聲電流的譜密度為：

利用PATA電流產(chǎn)生基準(zhǔn)電壓源電路不能直接為負(fù)載提供電流，需要在帶隙電壓基準(zhǔn)源和負(fù)載間加入緩沖級(jí)（buffer），通過緩沖級(jí)為負(fù)載提供電流。因?yàn)樨?fù)載如果直接從該帶隙基準(zhǔn)電壓源的輸出端獲得電流，則該電流是PATA電流I3中的一部分，由于負(fù)載對(duì)供電電流的需求不一定和絕對(duì)溫度成正比，因此無法保證流過電阻R2的電流和絕對(duì)溫度成正比，這就破壞了產(chǎn)生和溫度無關(guān)電壓基準(zhǔn)源的基礎(chǔ)，使帶隙電壓基準(zhǔn)源失去原有的作用。而且負(fù)載對(duì)供電電流需求的改變會(huì)直接影響帶隙電壓基準(zhǔn)的輸出電壓，因此若使用該種帶隙電壓基準(zhǔn)結(jié)構(gòu)，必須同時(shí)使用緩沖器將帶隙電壓基準(zhǔn)源與其負(fù)載隔離[1]。

2.2 整體電路的實(shí)現(xiàn)

采用無錫華潤上華公司（CSMC）的0．5umCMOS混合信號(hào)工藝庫，設(shè)計(jì)了一個(gè)帶隙電壓基準(zhǔn)，并對(duì)帶隙電壓基準(zhǔn)的電阻、溫度和噪聲特性進(jìn)行優(yōu)化得到帶隙電壓基準(zhǔn)的整體電路結(jié)構(gòu)如圖4所示。

圖5 帶隙電壓基準(zhǔn)具體電路

其中M0～M4管構(gòu)成誤差放大器，用來使節(jié)點(diǎn)X和Y擁有相同的電位。M7和M9管為誤差放大器提供偏置電壓。表1列出了MOS管、電阻和雙極型晶體管的初始參數(shù)。

表1 帶隙電壓基準(zhǔn)MOS管參數(shù)

因?yàn)镸5、M6和M8擁有相同的寬長比，式（8）中M=1。為了獲得零溫度系數(shù)的帶隙電壓基準(zhǔn)，電阻R1和R2需滿足下面的關(guān)系：

以此關(guān)系，令R1=26 kΩ，則R1=230 kΩ。

3 仿真結(jié)果分析

衡量一個(gè)帶隙基準(zhǔn)源性能優(yōu)劣的指標(biāo)主要有溫漂系數(shù)、輸出噪聲、電源抑制比和瞬態(tài)響應(yīng)。利用Candance仿真器，基于CSMC的0．5umCMOS混合信號(hào)工藝，主要對(duì)基準(zhǔn)源的溫度特性進(jìn)行仿真與分析。

圖6 輸出電壓溫度特性

圖7 R2值優(yōu)化結(jié)果

圖6 所示為-40℃～85℃時(shí)基準(zhǔn)源的輸出電壓溫度特性?？梢钥闯鰩痘鶞?zhǔn)電壓隨溫度的升高而下降，這表明基準(zhǔn)電壓中的正溫度系數(shù)過小，

從圖7可以判斷出，當(dāng)R2電阻值為288 kΩ時(shí)，基準(zhǔn)電壓隨溫度的升高而降低；但是當(dāng)R2的電阻值為345 kΩ時(shí)，基準(zhǔn)電壓隨溫度的升高而升高。因此R2合適的阻值在288～345 kΩ的范圍內(nèi)。再次對(duì)參數(shù)進(jìn)行優(yōu)化得到，當(dāng)R2=316 kΩ時(shí)，基準(zhǔn)電壓有最好的溫度特性。

為了能夠更好地了解該帶隙基準(zhǔn)電壓源的溫度特性，這里利用Cadence軟件中的“Calculator”工具計(jì)算出了帶隙電壓基準(zhǔn)源在不同R2值下，不同的溫漂系數(shù)。如圖8所示

圖8 溫漂系數(shù)

從圖8可以看出，當(dāng)R2電阻的阻值為316．5 kΩ時(shí)，帶隙電壓基準(zhǔn)源有最小的溫漂系數(shù)，即 13．749 8 ppm/℃[6-7]。

4 結(jié)論

本文通過對(duì)帶隙基準(zhǔn)源的工作原理與參數(shù)性能影響因素的分析，實(shí)現(xiàn)了一種利用PATA電流產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)源。利用Cadence軟件對(duì)各參數(shù)進(jìn)行仿真分析，并通過優(yōu)化得到，當(dāng)R2=316 kΩ時(shí)，基準(zhǔn)電壓有最好的溫度特性；在該溫度時(shí)，帶隙基準(zhǔn)電壓源有最小的溫漂系數(shù)。

[1] 何樂年,王憶．模擬集成電路設(shè)計(jì)與仿真[M]．北京:科學(xué)出版社,2008．

[2] 吳金,姚建楠,常昌遠(yuǎn)．CMOS模擬IP線性集成電路[M]．南京:東南大學(xué)出版社,2007．

[3] 于國義．低壓低功耗CMOS基準(zhǔn)參考源的設(shè)計(jì)[D]．武漢:華中科技大學(xué),2006．

[4] 畢查德·拉扎維．模擬CMOS集成電路設(shè)計(jì)[M]．陳貴燦,程軍,張瑞智 譯．西安:西安交通大學(xué)出版社,2003．

[5] Ka Nang Leung, Philip K T Mok． Analysis of multistage amplifier-frequency compensation[J]． IEEE Transactions on Circuits and Systems-Ⅰ:Fundamental Theory and Applications,2001,48(9)．

[6] Chih-Min Yu, Zhi-Ming Lin, Jun-Da Chen．A Low Voltage High Unity-Gain Bandwidth CMOS Op-Amp[C]．The 2004 IEEE Asia-Pacific Conference on Circuits and Systems,2004．45-48．

[7] LEE I,KIM G,KIM W． Exponential curvaturecompensated BiCMOS bandgap references[J]．IEEE Journal of Solid-State Circuits,1994,29(11):1396-1403．

[8] 代國定,徐洋,李衛(wèi)敏 等．高性能分段溫度曲率補(bǔ)償基準(zhǔn)電壓源設(shè)計(jì)[J]．浙江大學(xué)學(xué)報(bào):工學(xué)版,2010,44(11):45-50．