張松軼

(河北遠東哈里斯通信有限公司，河北石家莊 050200)

0 引言

TETRA是歐洲電信標準協(xié)會ETSI指定的數(shù)字無線電集群通信標準。TETRA系統(tǒng)可以提供集群、非集群通訊，支持話音、電路數(shù)據(jù)、短信息和分組數(shù)據(jù)等業(yè)務(wù)的直接模式通信，同時還支持多種附加業(yè)務(wù)。該系統(tǒng)以頻譜資源利用率高、保密性好、覆蓋范圍廣以及語音質(zhì)量高等特性，在全球得到了廣泛的應(yīng)用。

在數(shù)字通信系統(tǒng)中需要在信號發(fā)射前對頻譜較寬的基帶信號進行成形處理，改善其頻譜特性，使得在消除碼間干擾與達到最佳檢測接收的前提下，提高信道的頻帶利用率。

1 總體設(shè)計

在現(xiàn)代數(shù)字通信系統(tǒng)中，由于基帶信號的頻譜范圍較寬，為了讓信號在帶限信道中傳輸，需要在發(fā)送端把信號進行帶寬限制，由此引入碼間干擾(ISI)。為了使傳輸誤碼率足夠小，必須最大限度地減小碼間干擾。消除碼間干擾可以通過要求傳輸信號在特定時刻的波形幅值無失真來實現(xiàn)，而不必要求整個波形無失真。

TETRA數(shù)字集群通信系統(tǒng)中，為了消除碼間干擾，采用了滾降系數(shù) α=0.35的平方根升余弦(SRRC)濾波器作為發(fā)射成形濾波器［1，2］。

在FPGA實際設(shè)計中，在一片F(xiàn)PGA內(nèi)完成8個載波的成形濾波，所以需要實現(xiàn)16個8倍內(nèi)插的SRRC成形濾波器，其中，每個載波需要2個濾波器，分別用于同相/正交(I/Q)支路。為了節(jié)省FPGA內(nèi)部資源，將I/Q支路濾波器分別實現(xiàn)成一個8路復(fù)用的FIR濾波器，相應(yīng)的濾波器處理主時鐘需要18 kHz×8×8=1152 kHz。此外，為了滿足TETRA系統(tǒng)對調(diào)制鄰道發(fā)射功率的要求，還需要經(jīng)過嚴格按照TETRA協(xié)議對調(diào)制鄰道發(fā)射功率的要求的內(nèi)插低通濾波器，實現(xiàn)框圖如圖1所示。

圖1 TETRA SRRC濾波器設(shè)計框圖

根據(jù)奈奎斯特第一準則，若信道傳輸函數(shù)H(f)=HT(f)·HC(f)·HR(f)的幅頻特性滿足滾降系數(shù)為α的升余弦(RRC)濾波器特征時，可以實現(xiàn)無碼間串擾傳輸，從而降低對接收側(cè)采樣時鐘精度的要求。RRC濾波器的傳輸函數(shù)如下所示:

當信道噪聲可忽略時，取HC(f)≈1。按照匹配濾波器的輸出信噪比最大準則，可以將上述RRC濾波器分為2個SRRC濾波器來實現(xiàn):一個在發(fā)射端用于發(fā)射成形濾波，頻率響應(yīng)為HT(f)，另一個在接收端用于匹配濾波，頻率響應(yīng)為HR(f)，則有H(f)≈HT(f)·HR(f)，其中:HT(f)=HR(f)=G(f)。

歸一化的SRRC濾波器的系統(tǒng)函數(shù)如下所示:

在式(2)中，α為滾降系數(shù)，定義為 α=fα/f0。由上式可知0≤α≤1，α越大，頻譜在截止頻率處越光滑，而頻帶利用率越低。T=1/Rs為符號周期，濾波器的絕對帶寬B為:

按照TETRA協(xié)議的規(guī)定，TETRA系統(tǒng)中使用的成形濾波器滾降系數(shù)α=0.35，系統(tǒng)傳輸符號速率為 Rs=18 kHz，相應(yīng)的濾波器絕對帶寬為24.3kHz。

2 需解決的問題

2.1 窄帶調(diào)制頻帶限制

TETRA數(shù)字集群通信系統(tǒng)屬于窄帶數(shù)字通信提供，系統(tǒng)信道帶寬只有25 kHz，而系統(tǒng)數(shù)據(jù)傳輸速率為36 kbps。TETRA數(shù)字集群通信系統(tǒng)采用π/4偏移差分相移鍵控(π/4-DQPSK)調(diào)制方式，從圖2所示的π/4-DQPSK調(diào)制相位轉(zhuǎn)換圖中可以看出，調(diào)制相位的轉(zhuǎn)換是瞬間完成的，而這種相位的瞬間跳變，必然會導(dǎo)致基帶信號頻譜的大幅度擴展。寬頻基帶信號在窄帶信道中進行傳輸，會引入嚴重的碼間干擾。

圖2 π/4-DQPSK調(diào)制相位轉(zhuǎn)換圖

2.2 TETRA鄰道干擾要求

TETRA標準對于TETRA系統(tǒng)中發(fā)射機的對相鄰道的干擾(ACI)指標要求很高:在第1鄰道(載頻的±25 kHz偏移)處，要求調(diào)制鄰道功率不得高于-55 dBc;在第2鄰道(載頻的±50 kHz偏移)處，要求調(diào)制鄰道功率不得高于-65 dBc。

為了滿足TETRA系統(tǒng)關(guān)于鄰道干擾的要求，除了保證調(diào)制器矢量調(diào)制精度符合要求，射頻前端使用線性化功率放大器，還要求對基帶信號進行精確的濾波。

2.3 濾波器階數(shù)和數(shù)據(jù)定點化

符合要求的SRRC成形濾波器的時域表達式如式4所示，可以看出SRRC濾波器是一個無窮階數(shù)、系數(shù)對稱的FIR濾波器。

在實際應(yīng)用中，不能采用上述理論上的無窮階數(shù)FIR濾波器，必須要根據(jù)實現(xiàn)方式和資源占用情況，截取濾波器的一部分階數(shù)使用，成型濾波器的截取階數(shù)對濾波器的性能有很大影響［3］。

由于FPGA實現(xiàn)時必須采用定點信號處理算法，所以對于濾波器系數(shù)計算必須要合理量化為有限長二進制小數(shù)。需要考慮量化誤差對頻率響應(yīng)的影響，在滿足頻譜要求的前提下盡可能減少量化比特數(shù)［4］。

3 關(guān)鍵技術(shù)

3.1 SRRC參數(shù)設(shè)計

SRRC濾波器性能參數(shù)的設(shè)計對調(diào)制器性能是否滿足頻譜要求影響很大(包括頻帶內(nèi)的平坦度和帶外的抑制)。在實際SRRC濾波器的設(shè)計中，具體考慮因素有:濾波器的階數(shù)、滾降系數(shù)、加權(quán)窗和相關(guān)碼元個數(shù)等。

SRRC濾波器階數(shù)可以用N=L×K表示，其中L表示每個符號的取樣點數(shù)，K表示相關(guān)碼元個數(shù)，是考慮最佳采樣點處受影響的碼元個數(shù)。相關(guān)碼元個數(shù)越多，成型濾波器的性能越好，最佳采樣點處的碼間干擾越小，同時濾波器旁瓣抑制越好，而且過渡帶越陡，輸出信號的功率譜特性越好［5］。

在實現(xiàn)中，對限定階數(shù)的SRRC濾波器的實現(xiàn)是在理論的時域表達式上加窗。為了獲得較大的阻帶衰減，要求窗函數(shù)最大的旁瓣相對于主瓣應(yīng)該盡可能小。實際要求成形后信號頻譜在第1旁瓣一般應(yīng)該衰減在40dB以上，通常選用漢明(Hamming)窗。

按照TETRA協(xié)議的要求，經(jīng)過仿真優(yōu)化，設(shè)計的平方根升余弦濾波器采用滾降系數(shù)α=0.35，濾波器階數(shù)為49階，數(shù)據(jù)符號速率為18 kHz，數(shù)據(jù)采樣速率為144 kHz，相關(guān)碼元個數(shù)為6個碼元。

此SRRC濾波器的沖激響應(yīng)如圖3所示。

圖3 TETRA系統(tǒng)中SRRC濾波器的沖激響應(yīng)

經(jīng)過上述成型濾波器的發(fā)射信號，為了滿足TETRA系統(tǒng)對調(diào)制鄰道發(fā)射功率的要求，還需要經(jīng)過嚴格按照TETRA協(xié)議對調(diào)制鄰道發(fā)射功率的要求的低通濾波器，由于系統(tǒng)的信息速率為36 kbps，所以采用截止頻率為10.5 kHz左右。數(shù)字低通濾波器的階數(shù)決定了其邊帶信號的抑制度，同時還需要考慮對實現(xiàn)的算法復(fù)雜度進行折中選擇，在基帶信號中得到良好的帶外抑制效果。

3.2 基于FPGA的FIR濾波器設(shè)計實現(xiàn)

N階FIR濾波器輸出對應(yīng)于輸入時間序列x(n)的關(guān)系由有限卷積數(shù)量的形式給出:

式中，N為濾波器的階數(shù)，h(n)為濾波器的系數(shù)。采用直接型8倍升采樣FIR成型濾波器FPGA實現(xiàn)原理框圖如圖4所示。

圖4 升采樣FIR濾波器原理

在實際FPGA設(shè)計中FIR濾波器采用脈動陣列架構(gòu)。由于SRRC濾波器系數(shù)是對稱的，對稱部分的系數(shù)可以進行合并。為了防止溢出的產(chǎn)生，對于運算產(chǎn)生的結(jié)果采用截取高位的方法來完成［6］。

在FPGA的實際實現(xiàn)中，使用了賽靈思(Xilinx)公司的工具軟件System Generator，采用此工具可以在Simulink軟件環(huán)境中建立模型并進行仿真，還可以根據(jù)建立的模型產(chǎn)生對應(yīng)的VHDL文件或NGC網(wǎng)表文件。將生成的網(wǎng)表文件導(dǎo)入ISE軟件中進行布局布線，生成Bit文件，寫入Spartan-3A DSP系列XC3SD1800ADSP FPGA，完成設(shè)計實現(xiàn)。

4 仿真結(jié)果分析

使用Simulink軟件對設(shè)計的SRRC濾波器進行仿真分析，仿真得到的TETRA標準π/4-DQPSK基帶信號經(jīng)過平方根升余弦濾波器后的相位轉(zhuǎn)換圖如圖5所示。

圖5 信號經(jīng)過SRRC濾波器后的相位轉(zhuǎn)換圖

由圖5可知，相位轉(zhuǎn)換已經(jīng)不存在瞬間轉(zhuǎn)換的情況，同時在最佳采樣點處，相鄰碼元不存在碼間串擾。

自行編寫測試向量對System Generator軟件生成的網(wǎng)表文件經(jīng)過布局布線后在Modelsim軟件中進行仿真，濾波器的沖激響應(yīng)結(jié)果時域波形如圖6中數(shù)據(jù)輸出信號所示。

圖6 SRRC濾波器Modelsim仿真圖

5 結(jié)束語

基于FPGA按照該方法設(shè)計的SRRC濾波器，具有運算速度快、結(jié)構(gòu)簡單和資源占用少的優(yōu)點，完全可以滿足TETRA標準要求的成形濾波功能要求，具有較強的先進性和實用性。目前該設(shè)計已經(jīng)應(yīng)用于TETRA數(shù)字集群基站設(shè)備中。在目前國外TETRA設(shè)備完全占領(lǐng)中國市場的情況下，為國內(nèi)TETRA技術(shù)的發(fā)展，起到了重要的作用。隨著國產(chǎn)TETRA市場份額的壯大，必將得到更為廣泛的應(yīng)用。

［1］ETSI EN 300 392 -2 TerrestrialTrunked Radio(TETRA);Voice plus Data(V+D);Part 2:Air Interface(AI)［S］.

［2］鄭祖輝，陸錦華，丁銳，等.數(shù)字集群移動通信系統(tǒng)［M］.北京:電子工業(yè)出版社，2008:375-382.

［3］張維良，郭興波，潘長勇.平方根升余弦滾降FIR數(shù)字濾波器的設(shè)計［J］.電訊技術(shù)，2002(6):51-55.

［4］陳東華.升余弦滾降基帶成形內(nèi)插濾波器的FPGA實現(xiàn)［J］.華僑大學(xué)學(xué)報:自然科學(xué)版，2006，27(3):310-312.

［5］常疆.數(shù)字集群系統(tǒng)無線傳輸鏈路關(guān)鍵技術(shù)的研究［D］.黑龍江:哈爾濱工業(yè)大學(xué)，2005.

［6］張建偉，展雪梅.FIR數(shù)字濾波器的設(shè)計與實現(xiàn)［J］.無線電工程，2010，40(6):54-56.