陳 健 朱奎英 劉斯揚(yáng) 錢(qián)欽松 孫偉鋒

(東南大學(xué)國(guó)家專(zhuān)用集成電路系統(tǒng)工程技術(shù)研究中心，南京 210096)

SOI雙槽隔離結(jié)構(gòu)的耐壓特性

陳 健 朱奎英 劉斯揚(yáng) 錢(qián)欽松 孫偉鋒

(東南大學(xué)國(guó)家專(zhuān)用集成電路系統(tǒng)工程技術(shù)研究中心，南京 210096)

理論推導(dǎo)了絕緣體上硅(SOI)雙槽隔離結(jié)構(gòu)的耐壓模型.該模型表明，在SOI雙槽隔離結(jié)構(gòu)中，因隔離氧化層壓降的不均衡，高壓側(cè)隔離氧化層提前發(fā)生介質(zhì)擊穿，從而導(dǎo)致SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓小于理論值.增大溝槽縱橫比和減小槽間距可以減弱隔離氧化層上壓降的不均衡性，提高SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓.Sentaurus器件仿真軟件的模擬結(jié)果和華潤(rùn)上華半導(dǎo)體有限公司0.5 μm 200 V SOI工藝平臺(tái)下的流片測(cè)試結(jié)果均證明，減小槽間距和增大溝槽縱橫比是提高雙槽隔離結(jié)構(gòu)臨界擊穿電壓的有效方法，同時(shí)也證明了該耐壓模型的正確性.

雙槽隔離結(jié)構(gòu);耐壓模型;壓降不均衡;溝槽縱橫比;槽間距;臨界擊穿電壓

功率集成電路是一種高低壓兼容的芯片，高低壓之間的隔離至關(guān)重要.隨著芯片集成度的提高，隔離要求也日益提高.最早被使用的PN結(jié)隔離技術(shù)和局部氧化隔離技術(shù)［1-2］已經(jīng)不能滿(mǎn)足需求，深槽隔離技術(shù)應(yīng)運(yùn)而生.該技術(shù)采用SiO2作為絕緣材料，這種深槽結(jié)構(gòu)具有漏電小、耐壓高、寄生電容小、耗費(fèi)面積小等優(yōu)點(diǎn)［3-4］.因此，SOI深槽隔離是SOI功率集成電路的理想隔離結(jié)構(gòu).

然而，SOI深槽隔離結(jié)構(gòu)存在兩大結(jié)構(gòu)弱點(diǎn):①溝槽頂部拐角處較為陡直，晶格缺陷較多，此處電勢(shì)線(xiàn)較為集中，導(dǎo)致漏電增大［5］;② 在溝槽底部，橫向過(guò)刻蝕效應(yīng)和界面應(yīng)力效應(yīng)導(dǎo)致隔離氧化層變薄，SOI深槽結(jié)構(gòu)的擊穿電壓降低.Lerner等［6］在隔離氧化層生長(zhǎng)工藝之前采用犧牲氧化工藝，減緩了溝槽底部隔離氧化層變薄的趨勢(shì)，但擊穿電壓依然偏小.Zhu等［7］通過(guò)刻蝕溝槽下方部分埋氧化層以增厚底部隔離氧化層，但埋氧化層的刻蝕厚度難以控制.文獻(xiàn)［8］指出，在不改變工藝條件的情況下采用雙槽隔離結(jié)構(gòu)，既可解決整體隔離結(jié)構(gòu)耐壓低的問(wèn)題，又可大幅提高隔離結(jié)構(gòu)的經(jīng)時(shí)介質(zhì)擊穿壽命.然而，SOI雙槽隔離結(jié)構(gòu)的耐壓機(jī)制仍不明確.

本文理論推導(dǎo)了SOI雙槽隔離結(jié)構(gòu)的耐壓模型.該模型表明雙槽隔離結(jié)構(gòu)的臨界擊穿電壓與溝槽縱橫比呈正相關(guān)，與槽間距呈負(fù)相關(guān).然后，采用Sentaurus模擬軟件和工藝流片測(cè)試對(duì)上述結(jié)論進(jìn)行了驗(yàn)證.實(shí)驗(yàn)結(jié)果表明，雙槽隔離結(jié)構(gòu)的臨界擊穿電壓隨槽間距減小而增大，隨溝槽縱橫比增大而增大，從而證明了本文模型的正確性.

1 SOI雙槽隔離結(jié)構(gòu)及制備工藝

圖1為7 μm深的SOI雙槽隔離結(jié)構(gòu)的示意圖.圖中，A，B，C，D 皆為隔離氧化層;埋氧化層厚度為1 μm，隔離氧化層厚度約為 2.2 μm，雙槽隔離結(jié)構(gòu)由2個(gè)串聯(lián)的單槽E和F組成，單槽結(jié)構(gòu)由兩側(cè)隔離氧化層和中間的浮空多晶硅區(qū)域組成，兩槽之間的硅區(qū)域處于浮空態(tài).槽兩側(cè)的隔離氧化層和埋氧化層分別具有隔離橫向和縱向電信號(hào)的作用，使隔離結(jié)構(gòu)內(nèi)部的硅區(qū)成為獨(dú)立的隔離島［9］.填充的多晶硅具有維持溝槽機(jī)械穩(wěn)定的作用［3，7，10］.W為溝槽的寬度;H為溝槽的深度;S為槽間距;M，N均為雙槽兩側(cè)的測(cè)試電極;Q0為雙槽包圍的硅區(qū)下方埋氧化層兩側(cè)所感應(yīng)的電荷量;Q1，Q2，Q5，Q6分別為隔離氧化層 A，B，C，D 兩側(cè)所感應(yīng)的電荷量;Q3為槽E內(nèi)浮空多晶硅區(qū)域下方埋氧化層兩側(cè)所感應(yīng)的電荷量;Q4為硅區(qū)下方埋氧化層上下兩側(cè)所感應(yīng)的電荷量.

表1列出了0.5 μm 200 V SOI工藝平臺(tái)下雙槽隔離結(jié)構(gòu)的主要工藝參數(shù).工藝流程如下:為了更好地保護(hù)硅膜表面，首先淀積緩沖氧化層和氮化硅，用以作為刻蝕頂層硅膜的阻擋層;刻蝕頂層硅膜后，采取犧牲氧化工藝，使側(cè)壁更加平滑，以確保隔離氧化層的厚度保持均勻;然后，生長(zhǎng)隔離氧化層，這與生長(zhǎng)場(chǎng)氧化層的工藝兼容;最后，在槽中填充多晶硅.

圖1 SOI雙槽隔離結(jié)構(gòu)的示意圖

表1 SOI深槽隔離結(jié)構(gòu)的主要工藝參數(shù)

2 SOI雙槽隔離結(jié)構(gòu)的耐壓模型

對(duì)SOI雙槽隔離結(jié)構(gòu)中的電極M偏置高壓，并將電極N和襯底接地，感應(yīng)電荷分布如圖1所示.

假設(shè)雙槽內(nèi)部區(qū)域呈正方形，L為槽內(nèi)正方形區(qū)域的邊長(zhǎng);S'A，S'B，S'tb分別為隔離氧化層A，B和槽底部埋氧化層的表面積;VA，VB，VC，VD分別為隔離氧化層 A，B，C，D 上的電壓;tox，tBox分別為硅槽側(cè)壁兩側(cè)的隔離氧化層和浮空多晶硅區(qū)域下方埋氧化層的厚度;CA，CB，CBox分別為硅槽側(cè)壁兩側(cè)的隔離氧化層A，B和浮空多晶硅區(qū)域下方埋氧化層的等效單位面積平板電容;Q為電極M感應(yīng)的總電荷量.根據(jù)電荷守恒定律可以得到

考慮到L?W，式(3)可以簡(jiǎn)化為

同理可知，VA，VB，VC，VD滿(mǎn)足如下關(guān)系式:

由此可知，槽E所承擔(dān)的電壓VEsingle可以表示為

SOI雙槽隔離結(jié)構(gòu)所承擔(dān)的電壓Vdouble可以表示為

式中，t=1+1/1+toxW/(tBoxH(

))為單槽平衡因子.由于槽E和F之間的硅區(qū)域處于浮空狀態(tài)且呈電中性，其內(nèi)部的正負(fù)電荷數(shù)目相等，故有

由式(8)可得VC和VB的關(guān)系為

式中，Cox2，Cox3，CBS分別為隔離氧化層 B，C 和槽之間埋氧化層的平板電容.

將式(4)和(9)代入式(7)，可得SOI雙槽隔離結(jié)構(gòu)所承擔(dān)的電壓Vdouble與各參數(shù)的關(guān)系，即

由式(5)可知，隔離氧化層上的電壓沿電勢(shì)由大到小的方向依次減小，靠近高壓側(cè)的隔離氧化層A上承擔(dān)的電壓降最大，即雙槽內(nèi)隔離氧化層上的壓降具有不均衡性.隨著外加偏壓不斷增大，隔離氧化層A中的電場(chǎng)強(qiáng)度提前達(dá)到臨界值，發(fā)生介質(zhì)擊穿，并失去分壓作用，剩余的隔離氧化層勢(shì)必會(huì)因所承受的電壓過(guò)大而瞬間發(fā)生介質(zhì)擊穿，最終導(dǎo)致整體結(jié)構(gòu)的臨界擊穿電壓小于理論值.由式(4)和(10)可知，SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓與溝槽平衡因子成正相關(guān)，與槽間距成負(fù)相關(guān).由于tox與tBox主要由整個(gè)芯片的性能參數(shù)決定，要使t=1+1/1+toxW/(tBoxH

())→2，則需滿(mǎn)足溝槽縱橫比H/W→∞.增大溝槽縱橫比并減小槽間距時(shí)，浮空區(qū)域的表面積減少，從而抑制了隔離氧化層中壓降不均衡的現(xiàn)象，提高了SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓.當(dāng)H/W→∞且S=0同時(shí)成立時(shí)，SOI雙槽結(jié)構(gòu)的臨界擊穿電壓可以達(dá)到最大值Vmax=4VA=4Ecriticaltox，其中Ecritical為氧化層的臨界電場(chǎng)強(qiáng)度.

3 結(jié)果與討論

為了更好地驗(yàn)證所建立的耐壓模型和隔離氧化層中的壓降不均衡現(xiàn)象，本文對(duì)SOI雙槽隔離結(jié)構(gòu)進(jìn)行模擬仿真及實(shí)際流片測(cè)試.在模擬仿真和實(shí)際測(cè)試過(guò)程中，將電極N和襯底均接地，對(duì)電極M進(jìn)行電壓掃描，記錄2個(gè)電極之間的電壓-電流曲線(xiàn).

P型和N型區(qū)域內(nèi)均有需要被隔離的器件，因此隔離結(jié)構(gòu)位于P型和N型區(qū)域內(nèi)的情況均存在.本文采用Sentaurus器件仿真軟件模擬了槽間距的變化對(duì)N型區(qū)域內(nèi)SOI雙槽隔離結(jié)構(gòu)的電場(chǎng)分布和電場(chǎng)強(qiáng)度的影響.模擬結(jié)果如圖2所示.圖中，A1，B1，C1，D1表示槽間距為 4 μm 的 SOI雙槽隔離結(jié)構(gòu)中的隔離氧化層;A2，B2，C2，D2表示槽間距為8 μm的SOI雙槽隔離結(jié)構(gòu)中的隔離氧化層.由圖可知，在外加偏置電壓相等的前提下，A2內(nèi)的電場(chǎng)強(qiáng)度峰值較A1內(nèi)的電場(chǎng)強(qiáng)度峰值高7.07%;C1和C2內(nèi)的電場(chǎng)強(qiáng)度峰值分別較A1和A2內(nèi)的電場(chǎng)強(qiáng)度峰值低30.4%和43.3%.由此說(shuō)明，增大槽間距會(huì)加大各隔離氧化層中電場(chǎng)強(qiáng)度的偏差，從而導(dǎo)致SOI雙槽隔離結(jié)構(gòu)中高壓側(cè)隔離氧化層提前發(fā)生介質(zhì)擊穿，使得臨界擊穿電壓值減小.

圖2 不同槽間距下SOI雙槽隔離結(jié)構(gòu)內(nèi)電場(chǎng)分布情況

基于 CSMC 0.5 μm 200 V SOI工藝平臺(tái)對(duì)SOI雙槽隔離結(jié)構(gòu)進(jìn)行了流片測(cè)試.根據(jù)式(4)和(10)可知，SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓以及隔離氧化層中壓降不均衡的特性同時(shí)受槽間距大小和溝槽縱橫比影響，為此本文對(duì)單一變量進(jìn)行了實(shí)驗(yàn)測(cè)試.圖3為7 μm深的SOI雙槽隔離結(jié)構(gòu)的SEM剖面結(jié)構(gòu)圖.盡管槽內(nèi)出現(xiàn)了微小腔體，但其對(duì)結(jié)構(gòu)的隔離效果并沒(méi)有影響.

圖3 SOI雙槽隔離結(jié)構(gòu)的SEM剖面結(jié)構(gòu)圖

為了避免測(cè)試結(jié)構(gòu)因不可恢復(fù)的介質(zhì)擊穿而損壞，將SOI雙槽結(jié)構(gòu)的漏電流達(dá)到1 nA時(shí)對(duì)應(yīng)的掃描電壓定義為臨界擊穿電壓.對(duì)于槽深為7 μm的SOI雙槽隔離結(jié)構(gòu)，不同槽間距與其臨界擊穿電壓之間的關(guān)系曲線(xiàn)如圖4所示.由圖可知，當(dāng)槽間距由5 μm減小到1 μm時(shí)，P型和N型區(qū)域內(nèi)SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓分別增大10.1%和7.4%.槽間距的減小導(dǎo)致兩槽之間硅區(qū)下方埋氧化層表面的感應(yīng)電荷數(shù)目減少，削弱了隔離氧化層上的壓降不均衡性，減小了高壓側(cè)隔離氧化層A中的電場(chǎng)強(qiáng)度以及隔離氧化層A和C內(nèi)電場(chǎng)強(qiáng)度的偏差，最終導(dǎo)致SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓增大.另外，對(duì)臨界擊穿電壓隨槽間距S變化的趨勢(shì)進(jìn)行實(shí)測(cè)，所得的結(jié)論與式(10)的計(jì)算結(jié)論一致，證明了式(10)所表達(dá)的耐壓模型的正確性.同時(shí)，當(dāng)槽間距由5 μm 減小到1μm 時(shí)，P型和N型區(qū)域內(nèi)SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓的模型計(jì)算值和實(shí)際測(cè)試值相差很小，平均相對(duì)誤差分別為11.5%和5.4%.盡管由于測(cè)試精度和工藝偏差的原因，二者存在一定的偏差，但上述結(jié)果仍能說(shuō)明所建立的SOI雙槽隔離結(jié)構(gòu)耐壓模型是準(zhǔn)確的.

SOI硅膜厚度恒定為7 μm，因此可以通過(guò)改變槽寬度來(lái)實(shí)現(xiàn)具有不同縱橫比的SOI雙槽隔離結(jié)構(gòu).圖5為7 μm深的SOI雙槽隔離結(jié)構(gòu)中單槽E的臨界擊穿電壓與槽寬的曲線(xiàn)關(guān)系.當(dāng)槽寬為1.2和1.4 μm 時(shí)，溝槽縱橫比過(guò)大可能導(dǎo)致底部刻蝕不充分，殘留有硅通道，槽E的臨界擊穿電壓約為0 V.當(dāng)槽寬由 3 μm 減小到 1.6 μm 時(shí)，P 型和N型區(qū)域內(nèi)單槽E的臨界擊穿電壓值均呈增長(zhǎng)趨勢(shì)，分別增大了9.3%和17.3%.由式(4)可知，隨著溝槽縱橫比的增大，隔離氧化層上的壓降不均衡性不斷減弱，高壓側(cè)隔離氧化層中的電場(chǎng)峰值不斷降低，導(dǎo)致單槽E的臨界擊穿電壓不斷增大.由此可知，模擬結(jié)果和測(cè)試結(jié)果與式(5)、(10)所表述的SOI雙槽隔離結(jié)構(gòu)的擊穿特性是一致的.

圖4 不同槽間距與SOI雙槽隔離結(jié)構(gòu)臨界擊穿電壓的關(guān)系曲線(xiàn)

圖5 SOI單槽E的臨界擊穿電壓與槽寬的關(guān)系曲線(xiàn)

4 結(jié)語(yǔ)

本文理論推導(dǎo)了SOI雙槽隔離結(jié)構(gòu)的耐壓模型.該模型表明:隔離氧化層的壓降不均衡性導(dǎo)致高壓側(cè)隔離氧化層提前發(fā)生介質(zhì)擊穿，SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓低于理論最大值.為了更好地驗(yàn)證耐壓模型，分別進(jìn)行了模擬實(shí)驗(yàn)和實(shí)際工藝流片測(cè)試.根據(jù)Sentaurus器件仿真軟件的模擬結(jié)果可知，SOI雙槽隔離結(jié)構(gòu)中各隔離氧化層同時(shí)承擔(dān)電壓降，但具有隨著槽間距增大而增強(qiáng)的壓降不均衡性.由 CSMC 0.5 μm 200 V SOI工藝平臺(tái)下的流片測(cè)試結(jié)果可知，SOI雙槽隔離結(jié)構(gòu)的臨界擊穿電壓隨槽間距減小而增大，隨溝槽縱橫比增大而增大.模擬結(jié)果、測(cè)試結(jié)果與理論推導(dǎo)得到的耐壓模型一致.因此，減小槽間距和增大溝槽縱橫比可有效減弱SOI雙槽隔離結(jié)構(gòu)中隔離氧化層的壓降不均衡性、提高臨界擊穿電壓.

［1］陳星弼.功率MOSFET與高壓集成電路［M］.南京:東南大學(xué)出版社，1990:340-342.

［2］楊春.SOI高壓集成電路的隔離技術(shù)研究［D］.成都:電子科技大學(xué)微電子學(xué)院，2006.

［3］ Lee S，Bashir R.Modeling and characterization of deep trench isolation structures［J］.Microelectronics Journal，2001，32(4):295-300.

［4］ André Lange，Steffen Heinz，Klaus Erler，et al.Modeling the leakage current of dielectric isolation structures in a high-voltage semiconductor technology［C］//Industrial Electronics2007International Symposium.Vigo，Spain，2007:1430-1434.

［5］Louis N H，James D G.Deep trench isolation with surface contact to substrate:United States，4980747［P］.1990-12-25.

［6］Lerner R，Eckoldt U，Hoelke A，et al.Optimized deep trench isolation for high voltage smart power process［C］//Proceedings of the17th International Symposium On Power Semiconductor Devices＆IC's.Santa Barbara，CA，USA，2005:1-4.

［7］ Zhu Kuiying，Qian Qinsong，Zhu Jing，et al.Process optimization of a deep trench isolation structure for high voltage SOI devices ［J］.Journal of Semiconductors，2010，31(12):1240091-1240094.

［8］ Ralf Lerner，Uwe Eckoldt，Klaus Schottmann.Time dependent isolation capabilityofhigh voltage deep trench isolation［C］//Proceedings of the20th International Symposium on Power Semiconductor Devices＆IC’s.Orlando，F(xiàn)lorida，USA，2008:205-208.

［9］ Clavelier L，Charlet B，Giffard B，et al.Deep trench isolation for 600V SOI power devices［C］//European Solid-State Device Research Conference.Estoril，Portugal，2003:497-500.

［10］ Dean Jennings，San Ramon.Polysilicon filled trench isolation structure for SOI integrated circuits:United States，6096621［P］.2000-08-01.

Breakdown characteristic of SOI trench structure

Chen Jian Zhu Kuiying Liu Siyang Qian Qingsong Sun Weifeng
(National ASIC System Engineering Research Center，Southeast University，Nanjing 210096，China)

The breakdown model of double trench isolation structure on silicon on insulator(SOI)wafer is proposed.This model indicates that the imbalance of the voltage drop at isolation oxide layers of the double trench isolation structure leads the isolation oxide layer near the high voltage region to break down in advance，making the critical breakdown voltage less than the theoretical value.Furthermore，increasing the trench aspect ratio and decreasing the trench spacing can weaken the imbalance of the voltage drop and improve the critical breakdown voltage of the double trench isolation structure on SOI wafer.The simulation results by Sentaurus device simulation software and the experiment results on CSMC 0.5 μm 200 V SOI process platform from Central Semiconductor Manufacturing Technologies Fab1 Co.，Ltd.show that decreasing the trench spacing and increasing the trench aspect ratio are the effective way to improve the critical breakdown voltage of the double trench isolation structure on SOI wafer.The results also prove the validity of the proposed model.

double trench isolation structure;breakdown model;imbalance of voltage drop;trench aspect ratio;trench spacing;critical breakdown voltage

TN386

A

1001－0505(2012)02-0234-05

10.3969/j.issn.1001 －0505.2012.02.008

2011-09-09.

陳健(1965—)，男，博士生;孫偉鋒(聯(lián)系人)，男，博士，教授，博士生導(dǎo)師，swffrog@seu.edu.cn.

江蘇省自然科學(xué)基金資助項(xiàng)目(BK2011059).

陳健，朱奎英，劉斯揚(yáng)，等.SOI雙槽隔離結(jié)構(gòu)的耐壓特性［J］.東南大學(xué)學(xué)報(bào):自然科學(xué)版，2012，42(2):234-238.［doi:10.3969/j.issn.1001 －0505.2012.02.008］