姚茂群 張官志 施錦河

①(杭州師范大學信息科學與工程學院 杭州 310018)

②(浙江大學信息與電子工程學系 杭州 310027)

1 引言

隨著大規(guī)模集成電路的發(fā)展，人們對低電壓、低功耗電路的設計要求更加迫切[1-4]。電流型電路以其具有高速度、寬帶寬、失真小等優(yōu)點，一直受到國際學術界的關注[4,5]，尤其在實現(xiàn)多值邏輯特別是高基值邏輯電路方面，電流型電路比電壓型電路具有明顯的優(yōu)勢[4-6]。多值邏輯電路由于提高了電路信息密度，減少了輸入輸出的引線數，一直得到國際上學者的重視[7,8]。

電流信號易于實現(xiàn)加法、減法、倍乘等算術運算，若能以算術運算形式表示電流型電路邏輯關系，將有助于電流型電路設計的簡化[9,10]。然而，現(xiàn)有的邏輯電路代數系統(tǒng)主要以與、或、非運算為基本運算構成，更適于電壓型電路的設計實現(xiàn)，如布爾代數系統(tǒng)與格代數系統(tǒng)。模代數系統(tǒng)中引入了模加法運算及模乘法運算，有利于電流型電路設計，但其代數結構復雜，根據模運算設計電路難度較大[8]。為充分發(fā)揮電流信號的運算特點，本文提出了閾算術代數系統(tǒng)，定義閾算術運算及非負運算為其基本運算，提出以閾算術函數表示電流型電路的邏輯關系，并定義了閾算術函數的圖形表示——和圖。進一步提出基于和圖的三值電流型CMOS電路設計方法，所設計的電路結構簡單，經HSPICE仿真軟件模擬具有正確的邏輯功能。和圖在電流型CMOS電路設計中的應用，達到了簡化電流型電路設計的目的。

2 閾算術代數系統(tǒng)

首先提出一個對任意基數R完備的運算集合，其中定義信號變量x,y,z∈ ( 0,1,2,… ,m)為m值邏輯信號，閾值t,t1,t2∈(0.5,1.5,… ,m-0.5),m為正整數。下面定義基本運算。

定義1閾算術運算。

文獻[11]建立了基于開關-信號理論的電流型電路設計方法。將電路中的變量分為狀態(tài)變量與信號變量，并提出了它們相互作用的聯(lián)結運算。

聯(lián)結運算I：描寫開關信號控制元件開關狀態(tài)的物理過程。

聯(lián)結運算II：描寫開關狀態(tài)控制信號操作的物理過程。

開關：信號理論就是通過信號與閾值的比較控制開關的通斷從而實現(xiàn)對信號傳輸的控制。為建立閾算術代數系統(tǒng)，本文將兩個聯(lián)結運算結合，提出閾算術運算，其定義為

(1)高閾算術運算：

(2)低閾算術運算：

(3)雙閾算術運算：

式(1)-式(3)中，x∈ ( 0,1,2,… ,m)，閾值t,t1,t2∈(0.5,1.5,…,m-0.5),m為正整數。

電流型CMOS電路中，包括串聯(lián)開關傳輸運算與并聯(lián)開關傳輸運算。串聯(lián)開關傳輸運算可由閾算術運算及乘法運算直接實現(xiàn)。對于并聯(lián)開關傳輸運算，其物理意義為當電路中有一個開關導通，就能實現(xiàn)信號的傳輸，為此本文定義了并閾算術運算，以符號“∨”表示，如式(4)所示。

我們規(guī)定并閾算術運算“∨”的優(yōu)先級高于乘法運算“·”。

根據閾算術運算的特點，可有如下性質：

定義2非負運算。

普通算術運算中包含減法運算，由其構成的函數運算結果可為正值或負值，正負值混合情況的出現(xiàn)使代數運算復雜化。并且應用于電流型電路，正值及負值分別代表電流信號的正向及反向，電流的雙向性使電路結構復雜化。為避免此種情況，需限制函數值的取值范圍，因此本文定義了非負運算：

式(9)中變量x∈ ( 0,1,2,… ,m),F(x)表示由算術運算和閾算術運算組成的函數。

定義3閾算術代數系統(tǒng)與閾算術函數。

以算術運算、非負運算及閾算術運算為基本運算組成的代數系統(tǒng)稱為閾算術代數系統(tǒng)，其邏輯關系的解析表示稱為閾算術函數。

要建立一個代數系統(tǒng)，首先必須證明其基本運算構成完備運算集。根據文獻[8]，如果使用某組運算集合可以把任何單變量函數以變量與諸函數值之間的具體運算給予表示，那該組運算集合也可用于表示更多變量的函數，并因此而組成完備運算集。

由閾算術運算的特點，可以方便地得到任意三值單變量閾算術函數F(x)的如下表示：

為便于區(qū)分，本文規(guī)定以大寫F表示的函數為閾算術函數，以小寫f表示的函數為邏輯函數，在邏輯函數中“.”“+”分別表示“與”“或”運算，而在閾算術函數中“.”“+”則分別表示算術乘法運算和算術加法運算，表示乘法的點符可省略。按照文獻[8]的定理即可證明閾算術運算和算術運算組成完備運算集。

由式(10)通過對變量的逐次展開可獲得有更多變量的函數的規(guī)范展開，以二變量三值閾算術函數F(x,y)為例，可有

仿照二值代數中的術語，式(11)各項中閾算術運算的乘積可稱為最小項，各變量取值下的閾算術函數值為最小項對應的系數。

可以證明在三值代數系統(tǒng)中有如下性質：

(a)相補率：

(b)變量還原律：

(c)閾值變換律：

式(13)，式(14)中，2 -x即為三值邏輯代數中變量x的非運算。

定義4和圖。閾算術函數的圖形表示，稱為和圖。

與邏輯函數的K圖相似，本文提出和圖為閾算術函數的圖形表示。和圖坐標排列與K圖一樣，其中格內填入值為對應變量取值下的閾算術函數值。如圖1為一個任意二變量三值閾算術函數F(x,y)的和圖。

圖1 和圖的一般表示

從和圖的定義可知，K圖實際上也是和圖，是和圖的一個子集。通過和圖表示閾算術函數使其特點清晰，各輸入輸出項之間的關系可以得到直觀判定，并且閾算術函數間的相互運算可通過對應的和圖經閾算術代數運算直接得到，和圖的這一特性對于閾算術函數的簡化具有重要的作用。

3 基于和圖的三值電流型CMOS電路設計

電路的結構設計取決于其所對應函數的運算關系。本文閾算術代數系統(tǒng)理論根據電流型電路易于實現(xiàn)算術運算的特點提出，充分發(fā)揮了電流信號在算術運算中的潛力，閾算術函數由算術運算、非負運算、閾算術運算為基本運算組成，相較于傳統(tǒng)邏輯函數的表示方式具有顯著優(yōu)勢。

邏輯電路基本的電路單元是構成電路的基礎，電流型CMOS電路中加、減、倍乘等算術運算對應的電路單元可通過電流鏡及線接方便地實現(xiàn)[12]，圖2為本文提出的電流型 CMOS電路閾算術運算實現(xiàn)。根據邏輯電路的閾算術函數表示，結合電流型CMOS電路的基本算術單元，可以方便地設計出對應的電流型電路。

圖2 電流型CMOS閾算術運算電路

本文以三值電流型CMOS電路設計為例，提出一種基于和圖的三值電流型CMOS電路設計方法。K圖是和圖的一個子集，我們將待設計邏輯函數的K圖稱為目標和圖，可以寫出閾算術函數規(guī)范展開形式，再通過式(12)-式(14)的性質化簡函數式。結合圖2所示的單元電路就可以設計出相應的電流型CMOS電路。然而閾算術函數的函數式往往較為復雜，難以直觀采用閾算術運算的性質化簡。為此本文提出一種基于和圖設計三值電流型 CMOS電路的方法，步驟如下：

(1)根據所需設計電路的邏輯函數，畫出K圖，即目標和圖。

(2)觀察目標和圖的特點，構造一個較為簡單的閾算術函數，使其和圖與目標和圖盡可能相似。

(3)再構造一個或多個和圖將其與步驟(2)的和圖進行閾算術代數運算得到目標和圖，由此圖形運算過程求得對應的閾算術函數表達式。

(4)根據所得的閾算術函數，結合圖2的單元電路，設計出相應的三值電流型CMOS電路。

步驟(3)中，和圖的閾算術代數運算具體包括閾算術運算及加法、減法(非負)、乘法 3種算術運算形式。圖3所示為高閾算術運算相應的和圖運算。

例1設計三值比較運算的電流型 CMOS電路。當x＞y時，輸出為0;x=y時，輸出為1;x＜y時，輸出為2。

如圖4(a)為三值比較運算的K圖，即目標和圖。由比較運算包含的實際算術意義，容易想到對x與y做相減運算，結合目標和圖的特點，可構造出閾算術函數F1(x,y) =y+ 1-x，其和圖與目標和圖相似，如圖4(b)所示。

圖3 和圖的高閾算術代數運算

比較圖 4(a), 4(b)，對所構造的閾算術函數F1(x,y)做進一步的閾算術代數運算，使最終得到的閾算術函數的和圖與目標和圖相同，由此可得

根據式(15)設計出三值比較運算的電流型CMOS電路，如圖4(c)所示，輸入電流信號x首先經過電流鏡反向再接入電路。

例2設計三值二變量模三乘運算f1(x,y)=x?y的電流型CMOS電路。

模三乘運算的目標和圖如圖 5(a)所示，由目標和圖發(fā)現(xiàn)在x=0或y=0時，閾算術函數的值為0。因此f1(x,y)對應的閾算術函數可以表示成如下形式：

圖4 三值比較運算的電流型CMOS電路

式(16)中函數F3(x,y)表示對目標和圖進行裁剪，即不考慮x=0或y=0的和圖對應的閾算術函數。裁剪后變量x與y的取值范圍由三值變?yōu)槎?，目標和圖的規(guī)模大幅減少。構造和圖并通過圖形間的相互運算得到最終和圖，過程如圖5(b)所示。

由圖5(b)得出閾算術函數F3(x,y)的表達式：

因此，模三乘運算經和圖化簡后，最終的閾算術函數表達式為

由式(18)設計出二變量模三乘運算的電流型CMOS電路，如圖5(c)所示。

采用TSMC 0.18 μm CMOS標準工藝參數對圖5(c)電路進行Hspice模擬，模擬時選取邏輯值(0, 1,2)相對應的電流值分別為(0, 10 μA, 20 μA)，并取vdd=1.8 V，負載為圖2(a)所示高閾算術運算電路。模擬得到的電路瞬態(tài)特性如圖5(d)所示，模擬結果表明所設計電路具有正確的邏輯功能，電路的平均延遲為0.69 ns，體現(xiàn)了電流型電路的高速特點。

圖5 二變量模三乘運算的電流型CMOS電路

例2二變量模三乘運算的電流型CMOS電路設計過程，充分發(fā)揮了圖形表示的直觀性，利用目標和圖構造閾算術函數，再通過所構造的閾算術函數的和圖與目標和圖比較，對閾算術函數做進一步閾算術代數處理，最終得出所設計邏輯函數的閾算術函數表示。和圖方法的設計過程具有規(guī)范性和普遍適用性。電路設計的過程簡單，所設計的電路結構簡單并且具有整形功能。閾代數系統(tǒng)及和圖方法的運用簡化了電流型CMOS電路的設計。目前電流型數字電路設計的主要方法是由開關-信號理論作指導[6,8,12,13]，但開關-信號理論中電流型電路定義的基本運算未充分運用電流信號易于求和、相減、倍乘等特性。并且開關-信號理論指導電流型電路設計時，沒有提出系統(tǒng)的邏輯函數化簡方法，邏輯電路的函數表示往往通過其真值表或K圖直接得到，電路設計過程具有特殊性。本文提出的閾算術代數系統(tǒng)理論及基于和圖的設計方法，充分利用電流信號易于求和、相減、倍乘的特性，使電流型電路的設計及函數化簡過程簡單、規(guī)范。因此本文提出的閾算術代數系統(tǒng)及電流型電路設計方法具有系統(tǒng)、規(guī)范和高效的特點。

4 結束語

電流信號易于實現(xiàn)算術運算，這一特性使電流型電路在算術運算和多值領域展示了巨大潛力。本文定義了閾算術運算、非負運算，證明了閾算術運算與算術運算構成完備集，從而建立了閾算術代數系統(tǒng)，并進一步提出了和圖為閾算術函數的圖形表示。最后將閾算術代數系統(tǒng)應用于三值電流型CMOS電路設計，提出了基于和圖的電流型三值CMOS電路設計方法，利用和圖將邏輯函數表示成閾算術函數形式，所得的函數形式簡單，適合電流型CMOS電路的實現(xiàn)。所設計的電路經Hspice模擬具有正確的邏輯功能，閾算術代數系統(tǒng)的提出為電流型電路的設計提供了一種新的簡單有效的方法。

[1]Aan-Tuan D, Kong Z H, Yeo K S,et al.. Design and sensitivity analysis of a new current-mode sense amplifier for low-power SRAM[J].IEEE Transactions on Very Large Scale Integration(VLSI)Systems, 2011, 19(2): 196-204.

[2]殷樹娟, 李翔宇, 孫義和. 標準數字工藝下 16位精度低電壓低功耗∑△模數調制器設計[J]. 電子與信息學報, 2010, 32(1):464-469.

Yin Shu-juan, Li Xiang-yu, and Sun Yi-he. Design of 16 bit low-power ∑△ modulator with standard digital technology[J].Journal of Electronics&Information Technolgy, 2010,32(1): 464-469.

[3]Trescases O, ProdiA, and Wai Tung-ng. Digitally controlled current-mode DC-DC converter IC[J].IEEE Transactions on Circuits and Systems,2011, 58(1): 219-231.

[4]Yuan F. Low-voltage CMOS current-mode circuits: topology and characteristics[J].IEE Proceedings-Circuits Devices and Systems, 2006, 153(3): 219-230.

[5]Bhatia V, Pandey N, and Bhattacharyya A. A 4-bit expandable algorithmic current-mode analog to digital converter for use in digital control systems[C]. India International Conference on Power Electronics (IICPE),New Delhi: IICPE, 2010: 1-4.

[6]盛法生, 杭國強, 吳訓威. 多值模運算的 I2L電路實現(xiàn)[J]. 浙江大學學報(理學版), 2002, 29(1): 50-54.

Sheng Fa-sheng, Hang Guo-qiang, and Wu Xun-wei. I2L circuits design of multiple-valued modulo-operations [J].Journal of Zhejiang University(Science Edition), 2002, 29(1):50-54.

[7]高虹, 汪鵬君. 三值鐘控傳輸門絕熱邏輯電路研究[J]. 電路與系統(tǒng)學報, 2011, 16(3): 93-97.

Gao Hong and Wang Peng-jun. Study on ternary clocked transimission gate adiabatic logic circuit[J].Journal of Circuits and Systems, 2011, 16(3): 93-97.

[8]吳訓威. 多值邏輯電路設計原理[M]. 杭州: 杭州大學出版社,1994: 18-46.

Wu Xun-wei. Design Principles of Multivalued Logic Circuits[M]. Hangzhou: Hangzhou University Press, 1994: 18-46.

[9]杭國強, 應時彥. 新型電流型CMOS四值邊沿觸發(fā)器設計[J].浙江大學學報(工學版), 2009, 43(8): 1970-1974.

Hang Guo-qiang and Ying Shi-yan. Novel current-mode CMOS qunaternary edge-triggered flip-flops [J].Journal of Zhejiang University(Engineering Science), 2009, 43(8):1970-1974.

[10]El-Hariry Yassmeen M, and Madian A H. MOS Current mode logic realization of digital arithmetic circuits[C]. 2010 International Conference on Microelectronics (ICM 2010),Cario: ICM, 2010: 128-131.

[11]Wu X W and Deng X W. Design of ternary current-mode CMOS circuits based on switch-signal theory[J].Journal of Electronics, 1993, 10(3): 193-202.

[12]沈繼忠, 邵志龍, 蔣征科. 基于并聯(lián)開關的低電壓低功耗電流型 CMOS電路設計[J]. 電子與信息學報, 2004, 26(8):1325-1331.

Shen Ji-zhong and Shao Zhi-long, Jiang Zheng-ke. Design of low voltage low power current-mode CMOS circuits based on parallel switches[J].Journal of Electronics&Information Technolgy, 2004, 26(8): 1325-1331.

[13]杭國強. 基于開關信號理論的電流型CMOS多值施密特電路設計[J]. 電子學報, 2006, 34(5): 924-927.

Hang Guo-qiang. Design of current-mode CMOS multiplevalued Schmitt triggers based on switch-signal theory[J].Acta Electronica Sinica, 2006, 34(5): 924-927.