楊 暢，李 威

(電子科技大學(xué)電子薄膜與集成器件國(guó)家重點(diǎn)實(shí)驗(yàn)室，成都610054)

1 引言

頻率抖動(dòng)技術(shù)(Frequency Jitter)是一種從分散諧波干擾能量解決EMI問(wèn)題的新方法。它是指開(kāi)關(guān)電源的工作頻率并非固定不變，而是周期性地變化來(lái)減小電磁干擾的方法。因?yàn)轭l譜分布是束狀分布的，束與束之間有很多的空隙，通過(guò)頻率抖動(dòng)，可以把本該集中在同一頻率帶的輻射頻譜分散到更多的頻帶，其噪聲信號(hào)的準(zhǔn)峰值隨頻率增加的變動(dòng)不大，而噪聲信號(hào)的平均值則隨頻率的改變有下降的趨勢(shì)。頻率抖動(dòng)技術(shù)在高頻階段效果更為明顯，以降低輻射電平。本方案通過(guò)利用內(nèi)部計(jì)時(shí)電路的優(yōu)點(diǎn)設(shè)計(jì)出了用于周期性抖動(dòng)頻率的電路。其頻率抖動(dòng)幅值達(dá)到±7%。

2 頻率抖動(dòng)技術(shù)的電路實(shí)現(xiàn)

設(shè)計(jì)了一種在中心頻率附近上下抖動(dòng)7%的頻率抖動(dòng)電路。這部分電路主要包括振蕩器單元，充放電通路以及頻率抖動(dòng)產(chǎn)生電路。振蕩單元主要由恒流源充放電電路和電壓比較器組成。圖1中，C1即為該芯片所集成的內(nèi)部電容，通過(guò)對(duì)C1充放電，在電容上產(chǎn)生鋸齒波信號(hào)，再經(jīng)過(guò)射極跟隨器輸出信號(hào)，最后由兩個(gè)反相器輸出方波信號(hào)。

電路開(kāi)始工作時(shí)，電容上沒(méi)有壓降，均低于高低參考電平，無(wú)論P(yáng)1、P2導(dǎo)通與否，在比較器的輸出端也即N4的柵壓產(chǎn)生高電平信號(hào)，經(jīng)過(guò)兩個(gè)反相器，在P5和P1柵極產(chǎn)生低電平，N4上產(chǎn)生低電平，開(kāi)啟P5和P1，關(guān)斷N4，于是P5電流對(duì)片上電容充電形成鋸齒波的上升沿，當(dāng)電容上的電壓上升至高電平參考電壓2.836V時(shí)，高電壓比較器輸出低電平信號(hào)，經(jīng)過(guò)反相關(guān)斷P1、P5，打開(kāi)N4與P2，電容上的電荷通過(guò)N4支路開(kāi)始放電，形成鋸齒波的下降沿。此時(shí)低壓比較器工作，當(dāng)電容上的電壓降至低電平參考電壓1.054V時(shí)，鋸齒波下降至最低點(diǎn)。如此循環(huán)，通過(guò)比較器的翻轉(zhuǎn)，決定電容的充、放電，形成鋸齒波電壓。在反相器輸出端得到脈沖輸出信號(hào)OSC_OUT，占空比即為鋸齒波的上升沿下降沿之比。仿真波形如圖2所示。

在沒(méi)有加入頻率抖動(dòng)電路時(shí)，通過(guò)調(diào)節(jié)電阻電容值，設(shè)定周期為14.5μs，頻率約為70K，占空比為45%。充放電電路結(jié)構(gòu)中，在P5和P0交替導(dǎo)通期間，流過(guò)它們的電流是一樣大的，但是這個(gè)電流流過(guò)P5的時(shí)候只是充電電流，而流過(guò)P0的時(shí)候通過(guò)下面N4鏡像到N3來(lái)放電，所以充放電電流不相等，但是是一個(gè)固定的比例。這種結(jié)構(gòu)無(wú)論周期如何變化，振蕩器的輸出占空比保持45%不變。

下面分析充放電電流和周期的關(guān)系:

(1)無(wú)頻率抖動(dòng)時(shí):

C1即是充放電電容的大小，VOSC即是圖2中所示的高電壓與低電壓之間的差值，I為在此周期中的電流大小。對(duì)于充放電周期需要分別計(jì)算:

由于ICHARGE和IDISCHARGE之間的比例關(guān)系，所以:

上式中VOSC、k以及C1都是一個(gè)固定值，所以周期T的變化只和ICHARGE的大小有關(guān)系，沒(méi)有頻率抖動(dòng)的時(shí)候，T為固定值。

(2)采用頻率抖動(dòng)時(shí):

這里1～4控制信號(hào)是通過(guò)對(duì)振蕩器分頻得到的方波信號(hào)。

當(dāng)頻率最大正向抖動(dòng)時(shí)，充放電電流加大，也就是在頻率抖動(dòng)電路中，控制信號(hào)1、2、3、4都是低電平，振蕩頻率加大，這時(shí)候設(shè)計(jì)目標(biāo)振蕩頻率為:

當(dāng)頻率最大負(fù)向抖動(dòng)時(shí)，充放電電流減小，也就是在頻率抖動(dòng)電路中，控制信號(hào)1、2、3、4都是高電平，振蕩頻率減小，這時(shí)候設(shè)計(jì)目標(biāo)振蕩頻率為:

通過(guò)分析可以得出結(jié)論，在加入頻率抖動(dòng)電路以后，振蕩器的中心頻率應(yīng)該在控制信號(hào)1、2、3和4全為1或者全為0所調(diào)制得到的頻率之間。這里通過(guò)設(shè)定P7、P8、P9、P10不同的寬長(zhǎng)比設(shè)計(jì)得到在1、3為低，2、4為高的時(shí)候的頻率為中心頻率。

3 頻率抖動(dòng)仿真結(jié)果

前面的理論分析得到隨著控制信號(hào)周期性的變化，充放電電流也在周期性的變化，導(dǎo)致周期T也周期性的變化，但占空比D應(yīng)該基本保持不變。

根據(jù)仿真結(jié)果:未加頻率抖動(dòng)時(shí)振蕩器的周期約為14.5μs，頻率約為70K，加入頻率抖動(dòng)后周期隨著抖動(dòng)電路的控制信號(hào)周期性的抖動(dòng)。經(jīng)過(guò)計(jì)算，得到如表1所示結(jié)果。

表1 頻率抖動(dòng)分析結(jié)果

從表1可以看到，仿真結(jié)果滿(mǎn)足理論分析，頻率抖動(dòng)結(jié)果滿(mǎn)足設(shè)計(jì)要求。所以利用數(shù)字電路通過(guò)對(duì)振蕩器的輸出OSC_OUT信號(hào)做分頻可以很容易的控制頻率抖動(dòng)電路。

圖3為未加入頻率抖動(dòng)時(shí)振蕩器輸出方波的頻譜(上側(cè)波形)，以及在加入頻率抖動(dòng)后輸出方波的頻譜(下側(cè)波形)。很明顯，加入頻率抖動(dòng)后，信號(hào)的各次諧波頻帶被展寬，峰值降低了至少6db，二次諧波的峰值降低了8db，三次諧波的峰值降低了11db，在高次諧波表現(xiàn)更為明顯，能量被分配在更寬的頻域上，整個(gè)頻譜更加平滑，由此有效地抑制了電磁干擾。

圖3 未加頻率抖動(dòng)和加入頻率抖動(dòng)時(shí)振蕩器輸出方波的頻譜

4 結(jié)束語(yǔ)

該設(shè)計(jì)采用CMOS工藝實(shí)現(xiàn)了一個(gè)具有頻率抖動(dòng)功能的振蕩器，其中心頻率為68.2kHz，可以上下抖動(dòng)7%。使方波的各次諧波的頻譜展寬，峰值降低至少6db。把這種振蕩器經(jīng)過(guò)優(yōu)化后集成到PWM開(kāi)關(guān)電源芯片中，可以將開(kāi)關(guān)電源開(kāi)關(guān)頻率及倍頻處集中的電磁干擾能量分散，降低干擾幅值，有效的抑制了電磁干擾。

［1］ Mike OLoughlin.PFC預(yù)調(diào)節(jié)器頻率抖動(dòng)技電路［EB/OL］.［2011-02-18］.www.ti.com.cn.

［2］ 汪小志，劉志剛，武韓.頻率抖動(dòng)技術(shù)在開(kāi)關(guān)電源EMC設(shè)計(jì)中的應(yīng)用［J］.電子質(zhì)量，2008，3(4):94-96.

［3］ 李芊.采用頻率抖動(dòng)技術(shù)減小EMI［J］.電路與設(shè)計(jì)，2001，12(2):63-65.

［4］ 畢查德.拉扎維.模擬CMOS集成電路設(shè)計(jì)(第一版)［M］.陳貴燦，譯.西安:西安交通大學(xué)出版社，2002.

［5］ 李昌，杜國(guó)同.一種具有頻率抖動(dòng)功能RC振蕩器的設(shè)計(jì)［J］.電子科技，2009，22(6):45-48.

［6］ 周正，王世山.頻率抖動(dòng)技術(shù)抑制變換器電磁干擾分析［J］.通信電源技術(shù)，2008，25(1):1-3.

［7］ 朱培生，明鑫，周澤坤，張波.一種用于D類(lèi)放大器的新型頻率抖動(dòng)電路［J］.微電子學(xué)，2010，40(5):672-679.

［8］ 李意，林龍鳳，尹華杰.開(kāi)關(guān)電源電磁干擾(EMI)機(jī)理及新的抑制方法［EB/OL］.［2011-02-19］.http://www.21ic.com/app/eda/201102/76572.html.