朱靖玉，劉 鑫，周永兵

（長(zhǎng)安大學(xué) 信息工程學(xué)院，陜西 西安 710064）

脈沖信號(hào)發(fā)生電路在電路實(shí)驗(yàn)和設(shè)備檢測(cè)等工程中具有十分廣泛的用途，例如某測(cè)試系統(tǒng)，需要給被測(cè)產(chǎn)品加入可調(diào)的多間隔脈沖激勵(lì)信號(hào)，以使被測(cè)產(chǎn)品能按照要求工作在不同的狀態(tài)。隨著各種數(shù)字設(shè)備和工業(yè)標(biāo)準(zhǔn)持續(xù)、快速的發(fā)展以及市場(chǎng)對(duì)縮短產(chǎn)品開發(fā)周期的客觀要求，脈沖信號(hào)發(fā)生電路已成為信號(hào)源市場(chǎng)的一大主流，其市場(chǎng)份額在迅速增長(zhǎng)；同時(shí)，目前國(guó)內(nèi)在測(cè)試中使用的脈沖發(fā)生電路幾乎全部依賴進(jìn)口。因此，研制出具有實(shí)用價(jià)值的脈沖發(fā)生電路，對(duì)滿足國(guó)內(nèi)、國(guó)際市場(chǎng)的需求具有重要意義。

1 系統(tǒng)總體結(jié)構(gòu)

1.1 系統(tǒng)設(shè)計(jì)思想

系統(tǒng)采用模塊化設(shè)計(jì)，單片機(jī)AT89S52和CPLD是整個(gè)系統(tǒng)的CPU，控制系統(tǒng)的協(xié)調(diào)。首先通過4×4按鍵模塊設(shè)置系統(tǒng)脈沖信號(hào)的周期，選擇脈沖輸出方式，并給出狀態(tài)指示；CPLD接收輸入信號(hào)后與單片機(jī)進(jìn)行數(shù)據(jù)通信，并將脈沖信號(hào)周期通過LCD1602顯示，然后經(jīng)過單片機(jī)和CPLD的數(shù)據(jù)處理，產(chǎn)生所需的脈沖信號(hào)，由CPLD輸出。其中狀態(tài)指示由3個(gè)不同顏色（紅、綠、黃）的發(fā)光二極管給出，其電平由CPLD的I/O口輸出；4×4按鍵模塊鍵盤的前10個(gè)鍵位為數(shù)字0-9、第11個(gè)為小數(shù)點(diǎn)、第12到第14個(gè)為脈沖選擇鍵A1，A2，A3用于選擇輸出方式（單頭、雙頭、三頭），另加一個(gè)確認(rèn)鍵。

圖1 系統(tǒng)原理框圖Fig.1 System block diagram

1.2 AT89S52單片機(jī)簡(jiǎn)介

AT89S52[1]是一種低功耗、高性能的8位微控制器，具有8 k字節(jié)在系統(tǒng)可編程Flash存儲(chǔ)器。AT89S52使用Atmel公司高密度非易失性存儲(chǔ)器技術(shù)制造，與工業(yè)80C51產(chǎn)品指令和引腳完全兼容。片上Flash允許程序存儲(chǔ)器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，AT89S52擁有靈巧的8位CPU和在系統(tǒng)可編程Flash，使得AT89S52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案。

AT89S52具有以下標(biāo)準(zhǔn)功能：8 k字節(jié) Flash，256字節(jié)RAM，32位I/O口線，看門狗定時(shí)器，2個(gè)數(shù)據(jù)指針，3個(gè)16位定時(shí)器/計(jì)數(shù)器，一個(gè)6向量2級(jí)中斷結(jié)構(gòu)，全雙工串行口，片內(nèi)晶振及時(shí)鐘電路。另外，AT89S52可降至0 Hz靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式?？臻e模式下，CPU停止工作，允許RAM、定時(shí)器/計(jì)數(shù)器、串口中斷繼續(xù)工作。掉電保護(hù)方式下，RAM內(nèi)容被保存，振蕩器被凍結(jié)，單片機(jī)一切工作停止，直到下一個(gè)中斷或硬件復(fù)位為止。

1.3 EPM7128SLC84的特點(diǎn)

EPM7128SLC84是Altera公司開發(fā)的CPLD器件，屬于MAX 7000S系列[2]。在高集成度PLD器件中，MAX 7000S系列是速度最快的類型之一，它內(nèi)部為第二代MAX（Multiple Array Matrix）結(jié)構(gòu)。除了集成度高的優(yōu)點(diǎn)外，器件內(nèi)部單元（cell）之間的連接采用連續(xù)的金屬線，這種互連結(jié)構(gòu)為單元之間提供了固定的、短時(shí)延的信號(hào)通道，從而消除了內(nèi)部延時(shí)的難以預(yù)測(cè)性，并有效地提高了芯片資源的利用效率。

EPM7128SLC84是基于EEPROM的可編程CMOS器件，其主要性能指標(biāo)為：外部引腳數(shù)目為84，內(nèi)部等效門數(shù)為2 500左右；內(nèi)部有 128個(gè)邏輯宏單元（Macrocell），每 16個(gè)宏單元組成一個(gè)邏輯陣列塊（LAB），每個(gè)邏輯陣列塊對(duì)應(yīng)8個(gè)I/O引腳；除通用I/O引腳外，EPM7128SLC84有兩個(gè)全局時(shí)鐘、一個(gè)全局使能和一個(gè)全局清零輸入；器件最高計(jì)數(shù)頻率為151.5 MHz，內(nèi)部互連延時(shí)為1 ns。

EPM7128SLC84的主要特點(diǎn)為：支持通過JTAG口進(jìn)行5 V電壓的在片編程；宏單元的工作速率和功耗可編程選擇，用戶可決定每一個(gè)宏單元的工作模式——選擇一般模式或是節(jié)能模式（功耗降低50%或更多，但延時(shí)加大）；宏單元的觸發(fā)器有獨(dú)立的清零、預(yù)置、時(shí)鐘和時(shí)鐘使能控制，可通過編程進(jìn)行設(shè)置；器件的引腳輸出可設(shè)置，有以下3種選項(xiàng)：1）多電平I/O接口，通過硬件設(shè)置可使引腳輸出支持5 V或3.3 V兩種電平；2）輸出回轉(zhuǎn)速率（Slew-Rate）控制，用戶可決定每一I/O引腳的輸出回轉(zhuǎn)速率，大回轉(zhuǎn)速率縮小了信號(hào)通道的延時(shí)，但有可能加大瞬態(tài)躁聲；3）集電極開路選擇。具有一個(gè)完善、友好的軟件環(huán)境支持器件開發(fā)，Altera公司的EDA軟件MAX+Plus II集成了設(shè)計(jì)文件編輯、編譯、仿真、時(shí)序分析和器件編程等各項(xiàng)功能，并能直接控制器件內(nèi)部宏單元或輸出引腳的設(shè)置；Altera的硬件描述語言AHDL與CPLD硬件結(jié)合緊密，并且提供優(yōu)化的Megafunction函數(shù)庫(kù)，支持靈活地描述各類常用復(fù)雜電路，如計(jì)數(shù)器、鎖相環(huán)等。

2 硬件電路設(shè)計(jì)

2.1 單片機(jī)電路設(shè)計(jì)

單片機(jī)應(yīng)用系統(tǒng)工作時(shí)，除了進(jìn)入系統(tǒng)正常的初始化之外，當(dāng)由于程序運(yùn)行出錯(cuò)或操作錯(cuò)誤使系統(tǒng)處于死鎖狀態(tài)時(shí)，為擺脫困境，也需按復(fù)位鍵以重新啟動(dòng)。所以系統(tǒng)的復(fù)位電路必須準(zhǔn)確、可靠地工作。單片機(jī)的復(fù)位都是靠外部電路實(shí)現(xiàn)的，在時(shí)鐘電路工作后，只要在單片機(jī)的RST引腳上出現(xiàn)24個(gè)時(shí)鐘振蕩脈沖（即2個(gè)機(jī)器周期）以上的高電平，單片機(jī)便實(shí)現(xiàn)初始化狀態(tài)復(fù)位。為了保證應(yīng)用系統(tǒng)可靠地復(fù)位，系統(tǒng)采用按鍵電平復(fù)位方式。

單片機(jī)AT89S52的P1口與液晶顯示模塊LCD1602的數(shù)據(jù)端口相連[3]，P3.2控制液晶模塊的讀寫；對(duì)比度調(diào)整端連接一個(gè)10 kΩ的可調(diào)電阻，用來調(diào)整液晶顯示亮度。另外，單片機(jī)的P2口與CPLD的8個(gè)I/O口相連，以進(jìn)行數(shù)據(jù)傳輸，其電路設(shè)計(jì)如圖2所示。

圖2 單片機(jī)電路連接Fig.2 Microcontroller circuit connection

2.2 CPLD電路設(shè)計(jì)

晶振是為處理器提供頻率基準(zhǔn)的元器件，屬于系統(tǒng)不可或缺的一部分。通常分為有源晶振和無源晶振兩個(gè)大類，無源晶振要求芯片內(nèi)部有震蕩器，并且其信號(hào)電壓根據(jù)起振電路而定，允許不同的電壓，但無源晶振通常信號(hào)質(zhì)量和精度較差，需要精確的匹配外圍電路，如需更換晶振要同時(shí)更換外圍電路。有源晶振不需要芯片的內(nèi)部振蕩器，可以提供高精度的頻率基準(zhǔn)，信號(hào)質(zhì)量也較無源晶振要好。

EPM7128SLC84需要提供外部時(shí)鐘信號(hào)，由于CPLD對(duì)時(shí)鐘精度要求甚高，通過前面的分析可知有源晶振的通信質(zhì)量和精度較無源晶振高，所以采用1.000 MHz的有源晶體振蕩器，電路的輸出端口與處理器EPM7128SLC84的GCKL1連接，其具體電路設(shè)計(jì)如圖3所示[4]。

3 系統(tǒng)軟件設(shè)計(jì)

單片機(jī)采用AT89S52芯片，通過軟件編程產(chǎn)生所要求的控制信號(hào)。主要的控制參數(shù)包括：信號(hào)周期、脈寬、分頻電路的開始信號(hào)、地址發(fā)生器的復(fù)位信號(hào)。在MAX+PLUSⅡ開發(fā)環(huán)境中完成分頻電路設(shè)計(jì)，可以省去大部分的中小規(guī)模集成電路和分離元件[5]；使得電路具有集成度高、工作速度快、編程方便、價(jià)格低廉的顯著優(yōu)點(diǎn)。通過CPLD和數(shù)據(jù)預(yù)生成的信號(hào)實(shí)現(xiàn)方法，無需改變硬件電路，即可實(shí)現(xiàn)信號(hào)參數(shù)的任意調(diào)整；同時(shí)外圍電路十分簡(jiǎn)單，為工程調(diào)試和應(yīng)用帶來了方便。其中波形仿真圖如圖4所示。

4 結(jié) 論

所設(shè)計(jì)的脈沖信號(hào)發(fā)生器，充分利用了單片機(jī)及CPLD二者的優(yōu)點(diǎn)[6]，通過軟件和硬件的結(jié)合，能夠產(chǎn)生脈寬固定1 μs，周期可調(diào)的單頭、雙頭、三頭脈沖，達(dá)到了設(shè)計(jì)要求，既可以作為普通脈沖信號(hào)源使用，也可以在一些特殊信號(hào)的條件下使用。

圖3 CPLD電路連接Fig.3 CPLD circuit connection

圖4 波形仿真圖Fig.4 Simulation waveform diagram

[1]沈紅衛(wèi).基于單片機(jī)的智能系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) [M].北京：電子工業(yè)出版社，2005.

[2]李洪偉，袁斯華.基于Quartus II的FPGA/CPLD設(shè)計(jì)[M].北京：電子工業(yè)出版社，2006.

[3]何畋，劉保華.基于單片機(jī)的脈沖發(fā)生器的設(shè)計(jì)與應(yīng)用[J].微處理機(jī)，2003（4）：52-53.

HE Tian，LIU Bao-hua.Design and application of pulse producer based on single-chip computer[J].Microprocessors，2003（4）：52-53.

[4]陳志斌，卓家靖.基于單片機(jī)和CPLD的嵌入式脈沖發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2005，21（2）：107-108.

CHEN Zhi-bin，ZHUO Jia-jing.The design of embedded alterable frequency pulse generator based on single chip and CPLD[J].Microcomputer Information，2005，21（2）：107-108.

[5]何其銳，楊健君.利用單片機(jī)和CPLD實(shí)現(xiàn)高速信號(hào)發(fā)生器[J].電子器件，2006，29（1）：198-200.

HE Qi-rui，YANG Jian-jun.Accomplished high-speed signal generators by use of MCU and CPLD[J].Electronic Element，2006，29（1）：198-200.

[6]趙紅赟，張友鵬，鄭偉.基于CPLD和單片機(jī)的脈沖計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)[J].北京電子科技學(xué)院學(xué)報(bào)，2009，17（2）：83-85.

ZHAO Hong-yun，ZHANG You-peng，ZHENG Wei.Design of pulse counter based on CPLD and SCM[J].Journal of Beijing Electronic Science and Technology Institute，2009，17（2）：83-85.