楊金寶, 周 燕, 范松濤, 曾華林, 王新偉
(中國科學院半導體研究所光電系統(tǒng)實驗室,北京 100083)
選通三維成像可以廣泛地用于導彈制導、夜視安防等技術領域[1-2]。選通三維成像與傳統(tǒng)選通成像方式相比,對像增強器門控信號的脈寬和頻率提出更高的要求。如基于步進延時的三維成像方式的脈寬和延時精度須達納秒級甚至皮秒級[3]。用于制導等技術的三維成像方式須對大景深大目標進行實時成像,從而要求可變的脈寬以獲取不同景深的目標切片和較高的重復頻率以快速實時成像[4-5]。因此高重頻、脈寬可變的大幅值、窄脈沖、快速上升、下降沿的可控的高速門控技術一直是三維選通成像技術的核心和難點。
實現(xiàn)高速門控技術主要有基于陰極選通、基于MCP選通和基于熒光屏選通3種方式,其中陰極選通方式由于選通幅值低,靈敏度高,是最常用的選通控制方式[6]。目前作為陰極選通像增強器的高速門控開關有基于雪崩三極管[6-7]和功率 MOSFET[8-9],雪崩三極管開關速度快,脈沖上升下降沿小,但脈寬不易控制;功率MOSFET開關速度快,抗干擾能力強,但寄生參數(shù)較大,且在控制電路中加入電平移位電路實現(xiàn)負壓選通,控制電路的穩(wěn)定性降低。另外也有報道使用推挽MOSFET開關的方法設計高速門控開關電路,但需要使用隔離驅動,反相器的制作需通過纏繞自制線圈,引入大量的寄生參數(shù),結構復雜,時序控制精度不高,噪聲信號干擾大[10]。
本文在傳統(tǒng)基于功率MOSFET高速陰極選通門控開關的基礎上,提出一種基于PMOS和功率三極管的互補級聯(lián)高速門控開關技術,該方案可為三維選通實時成像系統(tǒng)提供高速門控信號。
陰極選通電壓為-200 V,關斷電壓40 V,由于選通時間很短,陰極開關時序信號的占空比接近于1,為實現(xiàn)大幅值的正負壓快速選通,本文提出采用功率PMOS和功率三極管互補級聯(lián)的方式,產(chǎn)生所需的陰極高壓門控開關信號。所研制的三維選通門控開關主要技術指標如表1所示。
表1 三維門控開關技術指標Table 1 Technological parameters of 3D gate-control switch
互補級聯(lián)高速門控開關電路主要包括脈沖整形部分,前級開關部分和后級開關部分,電路原理如圖1所示。
圖1 互補級聯(lián)選通開關原理圖Fig.1 Complementary cascade gating switch
初始低壓TTL信號由于邊沿震蕩大,經(jīng)整形模塊整形后進入PMOS驅動模塊,得到峰值電流達數(shù)安的強驅動信號,該信號進入互補級聯(lián)模塊,先對PMOS進行開關,獲得低電平為-200 V的高速正脈沖,進而觸發(fā)功率三極管,最終獲得低電平為-200 V,高電平為40 V的選通負脈沖信號。
脈沖整形部分,選通三維成像時序精度高,要求有較好的平頂脈沖觸發(fā)信號,以免三維成像中觸發(fā)電平誤判,從而引起子幀信息的丟失。
選通三維門控開關的觸發(fā)信號是TTL信號,該信號一般由高速數(shù)字處理電路(如CPLD或FPGA)產(chǎn)生[11]。但數(shù)字電路產(chǎn)生的信號波形邊沿震蕩較大,且數(shù)字電路產(chǎn)生的信號高電平一般為3.3 V,與后續(xù)驅動模塊電平有時不兼容。
本系統(tǒng)設計采用TTL電平轉換芯片74LVC4225將其轉化為標準TTL信號電平并進行整形,減小信號震蕩以防止出現(xiàn)電平誤判。
前級開關采用PMOS作為開關器件,PMOS開關性能優(yōu)越,閾值電壓高,抗干擾能力強,開關速度快,波形平整度好。為增加其導通速度,使用PMOS柵極驅動芯片,使之迅速導通,本設計中采用MC33151。在關斷階段,柵極電容需通過柵極串聯(lián)電阻放電,放電速度受柵極串聯(lián)電阻和前級負載限制,為加快柵極電容放電,使PMOS迅速關斷,采用關斷加速電路,使柵極電荷在關斷時迅速放電。因此在級聯(lián)電路的前級使用PMOS能夠為后級開關提供干凈的開關觸發(fā)信號。
后級開關與-200 V的高壓兼容,本設計中使用功率三極管ZTX857作為開關器件。功率三極管的頻率特性好,開關速度快,基極驅動電流小,在級聯(lián)電路中,不需使用驅動模塊,開關電路簡單,減少了級聯(lián)電路的延時。功率三極管開關性能與MOSFET作后級驅動相比,減少了驅動延時,寄生參數(shù)少,信號畸變小,具有良好的脈寬保持特性和高重頻性。
在實際電路的設計中,為增加功率三極管的關斷速度,對功率三極管加上加速電容或鉗位肖特基二極管,從而減小三極管關閉時的基區(qū)電荷存儲時間。
功率三極管的導通閾值電壓僅0.8 V,在實際電路中,為避免功率三極管關閉不完全的情況,將PMOS開關管的負壓提高幾伏,如器件PMOS的低端電壓改為-203 V或使用一小型隔離電源芯片升壓等。
由于選通開關信號高頻成分十分豐富,導致尖峰脈沖較多,在電路中有時會引起電平的誤判,因此在實際電路中加入RC尖峰吸收電路,對脈沖進行尖峰整形。設計完成的實際門控開關電路如圖2所示。
圖2 實際門控開關電路圖Fig.2 Gate-control switch circuit in reality
根據(jù)圖3所示的門控開關電路結構圖,其級聯(lián)門控開關電路的高頻信號模型如圖3所示。
圖3 互補級聯(lián)開關模型Fig.3 Model of complementary cascade switch
PMOS和功率三極管的導通和關斷可以看作是電容充放電過程,PMOS柵極驅動可等效為一反相放大器U1,其輸出電阻為R1,前級共源型PMOS開關采用高頻開關模型,由柵極電阻Rg、柵源電容Cgs、柵漏電容Cgd、源漏電容Cds、溝道電流Id、源漏導通電阻Ron和寄生電感L組成,其中Cgs、Cgd主要由柵極絕緣層引起,器件封裝時在漏源引入Cds。源漏導通電阻和源漏溝道電流分別為
式中:μn為電子遷移率;Z為溝道寬度;L為溝道長度;Vth為MOS導通閾值電壓。
功率三極管采用高頻混合π模型,即由發(fā)射結結電容 Cbe、結電阻Rbe,集電結結電容 Cbc、結電阻 Rbe和受控電流源Ic組成,它代表了基區(qū)貯存電荷的動態(tài)增長變化對發(fā)射結外加電壓增長變化的依賴關系,即Vbe的改變導致基區(qū)電荷的改變,從而使Ic增加。
當輸入為一正脈沖時,經(jīng)PMOS驅動器后變?yōu)橐回撁}沖,進而對PMOS進行開關。當柵極電壓為低時,柵電容Cgs開始放電,PMOS打開,導通延時時間為
PMOS導通后出現(xiàn)漏極電流Id,Rds迅速減小,存儲在Cds和Cgd上的電荷開始通過溝道放電,Vds下降,輸出脈沖上升時間
式中:CBin是功率三極管的等效輸入電容;Rds為PMOS導通電阻。與導通類似,PMOS的關斷過程是對柵電容進行充電,使Vgs低于閾值電壓。PMOS關斷時,柵極電容需經(jīng)過柵極電阻放電,致使關斷時間加大。由于已設計關斷加速電路
關斷后,Cds充電,Vds開始上升,設R2為漏極負載,則輸出脈沖下降時間為
功率三極管的開關分析與場效應管相似,只是三極管是電流驅動,是出現(xiàn)一定基極電流后開始導通。當三極管由導通變?yōu)榻刂箷r,存儲在基區(qū)的電荷需通過基極電阻釋放,這段時間稱為反向恢復時間,通過加速電容和肖特基鉗位可大大減少反向恢復時間,其他分析方法與MOS相同,本文不再贅述。最后門控開關輸出脈沖寬度為
式中:WTTL為TTL觸發(fā)信號脈寬;BJT為功率三極管;tr|PMOS為前級開關PMOS的上升時間;tf|PMOS為前級開關PMOS的下降時間;tr|BJT為后級開關功率晶體管的上升時間;tf|BJT為后級開關功率晶體管的下降時間。由式(8)知,前級PMOS開關脈沖的上升時間tr|PMOS需要被減去,主要是后級采用功率三極管作開關,導通電壓僅0.8 V,因此在計算最終脈寬時,這項不應包括在內。由式(8)還可以看出本文設計的高速門控開關可以獲得比TTL觸發(fā)脈沖更窄的脈寬,這是傳統(tǒng)門控開關所無法得到的。設置器件模型,使用PSPICE軟件仿真,考慮到實際電路,設各寄生電感L設置為40 nH。參數(shù)設置如表2所示。
表2 仿真參數(shù)表Table 2 Parameters of simulation
由式(7)知,選通脈沖下降時間tf=9.55 ns,由式(5)有,上升時間 tr=21.1 ns。由式(1)~式(8)有,Wp=105.75 ns,仿真結果如圖4所示。
圖4 門控開關仿真圖Fig.4 Simulation of gate-control switch
從仿真結果可看出,選通脈沖上升沿時間為18 ns,下降沿時間為 8 ns,脈寬 97.5 ns,與分析符合較好,脈寬比觸發(fā)TTL信號小的原因主要是因為寄生電感L使得前級PMOS開關的下降時間增大造成的。
實際電路中,PMOS采用FQA9P25,功率三極管為ZTX857,二者電學參數(shù)如表3所示。
表3 PMOS與功率三極管電學參數(shù)Table 3 Electrical parameter of PMOS and power transistor
開關電路在PCB板上設計并實現(xiàn),實物如圖5a所示。實驗中,示波器為力科WaveRunner 204MXi-A,PMOS漏極電阻 R2=25 Ω,功率三極管集電極電阻R3=300 Ω。通過FPGA輸入脈寬50 ns,頻率1 kHz的時序脈沖信號,經(jīng)整形模塊后的前后對比如圖5d、圖5e所示。由式(7)知,選通脈沖下降時間tf=7.0 ns,由式(5)有,上升時間tr=21.8 ns。由式(1)~式(8)有,Wp=48.72 ns。實驗得到脈寬為 50 ns,上升時間24.6 ns、下降時間 13.4 ns,高電平為 40 V,低電平為-200 V的高速高壓陰極選通脈沖,如圖5b所示。理論與實驗的差別主要是由于在實際電路板中,信號走線引起的寄生參數(shù)使得開關時域特性變差,脈沖上升、下降沿時間增大。但由于采用功率三極管作為后級開關,導通電壓小,僅0.8 V,使得脈寬特性變好,剛好部分抵消寄生參數(shù)引起的不利影響,使得該門控開關具有良好的脈寬特性,而傳統(tǒng)的門控開關,不管是基于雪崩三極管型還是普通MOSFET型,由于寄生參數(shù)的影響,脈寬特性均要變差。另外門控信號脈寬可調,圖5c為脈寬是200 ns的門控信號。實驗中最高重復頻率100 kHz,如圖5f所示。
5 實驗結果圖Fig.5 Experiment results
實驗表明,文中設計的門控開關重復頻率可調,最高達100 kHz,脈寬可調,最小脈寬為50 ns,開啟電壓-200 V,關斷電壓40 V,滿足三維選通門控開關的技術要求,與傳統(tǒng)門控開關相比,減小了寄生參數(shù),具有良好的脈寬特性和快速的上升、下降沿。從實際的波形看出,實際信號波形與仿真波形存在差別,這主要是由于實際電路中存在寄生電感、電容,致使信號引起畸變造成的,所以在實際電路的布局布線時,要盡量減少寄生電感,如接線盡量短,走線要寬等等。
通過理論和實驗研究表明:互補級聯(lián)方式選通高速陰極開關通過PMOS作為前級開關,產(chǎn)生好的脈沖波形,進而驅動后級功率三極管開關,實現(xiàn)-200 V和40 V的高速陰極選通。電路穩(wěn)定性好,時序控制精度高,脈沖頻率可調,脈寬可調,最小脈寬達50 ns,上升時間 24.6 ns,下降時間 13.4 ns,最高工作頻率100 kHz,而且可以獲得比TTL觸發(fā)脈沖更窄脈寬,完全滿足選通三維成像的高精度時序要求。另外在設計電路板時,應盡量減小布線時引入的寄生參數(shù),接線盡量短,以免引起脈沖波形的畸變和震蕩。
[1]董進武.機載激光雷達的背景輻射抑制技術研究[J].電光與控制,2009,16(7):84-87.
[2]WANG Xinwei,ZHOU Yan,FAN Songtao,et al.Four-dimensional flash trajectory imaging using time-delay-modulated range-gated viewing[J].Optical Engineering,2006,45(3):4301-4310.
[3]張毅,柏連發(fā),陳錢,等.循環(huán)步進延時距離選通水下微光三維成像[J].南京理工大學學報:自然科學版,2007,31(6):753-757.
[4]ANDERSSON P.Long-range three-dimensional imaging using range-gated laser radar images[J].Optical Engineering,2006,45(3):4301-4310.
[5]賀敏,胡以華,趙楠翔,等.機載激光三維成像技術應用現(xiàn)狀[J].激光與光電子學進展,2008,45(3):43-49.
[6]周旋.用于近貼聚焦微通道板象增強器的新穎控制電路[J].電子科學學刊,1984,6(6):473-480.
[7]LUNDY A,PARKER J R,LUNSFORD J S,et al.Avalanche transistor pulser for fast-gated operation of microchannel plate image-intensifiers[J].IEEE,1978,25(1):591-597.
[8]溫偉峰,王偉,張登洪,等.像增強器微型高壓電源設計[J].高能量密度物理,2008(4):177-178.
[9]韓振興,李新碗,陳建平,等.像增強器高速選通脈沖形成電路的設計與實現(xiàn)[J].電光與控制,2008,15(12):72-74.
[10]張秀達.新型三維主動光學成像理論與系統(tǒng)研究[D].杭州:浙江大學,2008:95-98.
[11]YANG Jinbao,ZHOU Yan,FAN Songtao,et al.Picosecond timing synchronization control signal for 3D range-gated imaging[C]//SPIE,2011,8192:1-6.