陶吉懷 李 浩

(電子科技大學(xué) 成都 611731)

1 引言

雷達(dá)數(shù)據(jù)采集及圖像顯示是雷達(dá)的一個(gè)基本應(yīng)用，普遍應(yīng)用于軍事、氣象預(yù)測(cè)、環(huán)境監(jiān)測(cè)、船舶導(dǎo)航等領(lǐng)域。雷達(dá)數(shù)據(jù)具有實(shí)時(shí)、高速的特點(diǎn)。一般說來，對(duì)雷達(dá)信號(hào)采樣的時(shí)鐘頻率在100MHz以上，雷達(dá)數(shù)據(jù)采集和處理單元的數(shù)據(jù)吞吐量要求在Gbits/s以上。因此，要實(shí)現(xiàn)一個(gè)雷達(dá)數(shù)據(jù)采集和圖像顯示系統(tǒng)，對(duì)處理器的處理速度要求很高。傳統(tǒng)的雷達(dá)數(shù)據(jù)采集和圖像顯示系統(tǒng)采用的是微處理器+FPGA(或DSP)方案，利用微處理器實(shí)現(xiàn)操作系統(tǒng)、雷達(dá)GUI和顯示器控制，利用FPGA(或DSP)實(shí)現(xiàn)高速雷達(dá)數(shù)據(jù)采集和處理，這種方案的缺點(diǎn)是增加了系統(tǒng)的復(fù)雜度，成本也比較高。

SOPC[1]是一種特殊的片上系統(tǒng)，建立在可編程邏輯技術(shù)的基礎(chǔ)上，盡可能將一個(gè)大而完整的電子系統(tǒng)實(shí)現(xiàn)在一塊FPGA硅片上，具有硬件可裁剪、可擴(kuò)充、可升級(jí)，軟件在系統(tǒng)可編程的特點(diǎn)，使得設(shè)計(jì)的系統(tǒng)在規(guī)模、功能、體積、性能、上市周期、開發(fā)成本等方面有著很大的優(yōu)勢(shì)。本文基于SOPC技術(shù)，提出一種在主頻較低的軟核處理器上實(shí)現(xiàn)雷達(dá)數(shù)據(jù)采集和圖像大屏幕顯示的方法。

2 方案設(shè)計(jì)

以 Xilinx 的 microblaze[2]軟核處理器為例，雷達(dá)數(shù)據(jù)采集和圖像顯示的SOPC系統(tǒng)框圖如圖1所示。microblaze是一個(gè)32位的處理器，它通過本地存儲(chǔ)器總線和指令、數(shù)據(jù)緩存相連，實(shí)現(xiàn)對(duì)指令、數(shù)據(jù)的預(yù)取和緩存，通過外設(shè)局部總線和各個(gè)外設(shè)相連，實(shí)現(xiàn)和外設(shè)的高速率數(shù)據(jù)傳輸。DMA(直接存儲(chǔ)器訪問)可以實(shí)現(xiàn)從外設(shè)到存儲(chǔ)器的直接數(shù)據(jù)傳輸，而不需要處理器直接參與。

圖1 SOPC系統(tǒng)框圖

雷達(dá)數(shù)據(jù)采集及處理模塊、顯示控制器模塊、DMA模塊是為實(shí)現(xiàn)本設(shè)計(jì)而特別設(shè)計(jì)添加的模塊。

首先，使用FPGA硬件邏輯設(shè)計(jì)實(shí)現(xiàn)雷達(dá)數(shù)據(jù)采集和處理。通過FPGA硬件實(shí)現(xiàn)雷達(dá)上單元控制、ADC采樣控制和雷達(dá)數(shù)據(jù)處理。將處理后的雷達(dá)數(shù)據(jù)寫入到一個(gè)DMA可訪問的寄存器中。

其次，使用FPGA硬件邏輯設(shè)計(jì)實(shí)現(xiàn)顯示控制器[3，4]。處理器只負(fù)責(zé)將顯存數(shù)據(jù)送到顯示控制器模塊，然后由FPGA硬件完成顯存數(shù)據(jù)的管理和顯示接口的驅(qū)動(dòng)。

最后，使用DMA傳輸。DMA負(fù)責(zé)將雷達(dá)數(shù)據(jù)采集、處理后數(shù)據(jù)通過DMA通道傳到內(nèi)存中。

通過以上辦法，可以大大減輕處理器的負(fù)擔(dān)，使得在較低的處理器速度下即可實(shí)現(xiàn)系統(tǒng)的功能。而且由于顯示控制由FPGA硬件實(shí)現(xiàn)，顯示器分辨率的大小對(duì)處理器的負(fù)擔(dān)影響很小，因此在處理器較低的情況下可以支持大屏幕的圖像顯示。

2.1 雷達(dá)數(shù)據(jù)采集及處理模塊設(shè)計(jì)

雷達(dá)數(shù)據(jù)采集及處理模塊內(nèi)部框圖如圖2中虛線部分所示，主要由總線接口控制、指令譯碼、單元控制、ADC控制、數(shù)據(jù)處理5部分組成。

圖2 雷達(dá)數(shù)據(jù)采集及處理模塊框圖

總線接口控制模塊負(fù)責(zé)與外設(shè)局部總線進(jìn)行交互，完成傳輸請(qǐng)求、應(yīng)答、數(shù)據(jù)傳輸、中斷請(qǐng)求等操作?？偩€接口控制模塊為指令譯碼模塊提供一個(gè)固定的接口，用于指令譯碼模塊和總線接口控制模塊進(jìn)行通信，這個(gè)接口如圖3所示。

圖3 指令譯碼模塊和總線接口控制模塊接口

指令譯碼模塊負(fù)責(zé):從接口控制模塊接收指令，對(duì)指令進(jìn)行譯碼，并將相應(yīng)的譯碼結(jié)果送給ADC控制模塊、雷達(dá)相關(guān)單元控制模塊和雷達(dá)數(shù)據(jù)處理模塊;將雷達(dá)數(shù)據(jù)處理模塊處理后的數(shù)據(jù)和雷達(dá)相關(guān)單元的狀態(tài)信息發(fā)送給總線接口控制模塊。

雷達(dá)相關(guān)單元控制模塊負(fù)責(zé)對(duì)雷達(dá)相關(guān)單元的控制，包括雷達(dá)相關(guān)單元的初始化、自檢，設(shè)置雷達(dá)脈沖頻率、脈沖寬度、轉(zhuǎn)速等，并實(shí)時(shí)地向控制臺(tái)提供雷達(dá)相關(guān)單元的工作狀態(tài)信息。

雷達(dá)數(shù)據(jù)處理模塊從控制臺(tái)獲取數(shù)據(jù)處理的相關(guān)參數(shù)，對(duì)雷達(dá)相關(guān)單元的數(shù)據(jù)進(jìn)行以下處理:對(duì)雷達(dá)的方位角脈沖信號(hào)進(jìn)行提取，計(jì)算出雷達(dá)當(dāng)前的方位角;對(duì)采樣后的雷達(dá)回波信號(hào)進(jìn)行內(nèi)插/抽取、濾波、極坐標(biāo)到直角坐標(biāo)變換等處理。

2.2 顯示控制器設(shè)計(jì)

顯示控制器相當(dāng)于一塊獨(dú)立顯卡，其內(nèi)部框圖如圖4中虛線部分所示，主要由5個(gè)模塊組成，分別為外設(shè)局部總線接口控制模塊、指令譯碼模塊、顯示接口控制模塊、數(shù)據(jù)緩存模塊和顯存控制模塊。

圖4 顯示控制器結(jié)構(gòu)框圖

指令譯碼模塊負(fù)責(zé):從總線接口控制模塊獲得處理器指令和數(shù)據(jù)，并對(duì)指令進(jìn)行譯碼，將譯碼結(jié)果和數(shù)據(jù)相應(yīng)地送給顯示接口控制模塊和顯存控制模塊;將顯示接口控制模塊和顯存控制模塊的工作狀態(tài)信息送給總線接口控制模塊。指令譯碼模塊和總線接口控制模塊的接口中，數(shù)據(jù)信號(hào)Bus2IP－Data[31:0]和 IP2Bus－Data[31:0]各數(shù)據(jù)位的定義如下:

Bus2IP－Data[31]:指示 Bus2IP－Data[7:0]的數(shù)據(jù)類型，當(dāng)該位為“0”時(shí)，Bus2IP－Data[7:0]是彩色值，當(dāng)該位為“1”時(shí)，Bus2IP－Data[7:0]是命令，包括復(fù)位SRAM、清屏、清除顯存數(shù)據(jù)、開始繪制圖像、停止繪制圖像等。

Bus2IP－Data[30:19]:顯示器上橫坐標(biāo)X對(duì)應(yīng)顯存地址的高12位;

Bus2IP－Data[18:8]:顯示器上縱坐標(biāo) Y對(duì)應(yīng)顯存地址的低11位;

Bus2IP－Data[7:0]:顯示器上坐標(biāo)為 X、Y 的點(diǎn)的彩色值;

IP2Bus－Data[31:8]:保留;

IP2Bus－Data[7:0]:定義顯示接口控制和顯存控制的工作狀態(tài)。

顯示接口控制模塊受指令譯碼及控制模塊控制，與顯存控制模塊進(jìn)行協(xié)調(diào)，從數(shù)據(jù)緩存區(qū)獲取數(shù)據(jù)，控制產(chǎn)生顯示器接口時(shí)序，驅(qū)動(dòng)顯示器描繪圖像。

數(shù)據(jù)緩存模塊實(shí)現(xiàn)對(duì)顯存數(shù)據(jù)的預(yù)取。在每個(gè)行同步間隙，顯示接口控制模塊向顯存控制模塊發(fā)出預(yù)取顯存數(shù)據(jù)的請(qǐng)求，顯存控制模塊將相應(yīng)地址上的顯存數(shù)據(jù)讀出，放到數(shù)據(jù)緩存區(qū)。由于顯示接口控制的時(shí)鐘和顯存控制的時(shí)鐘通常不一樣，設(shè)置這個(gè)數(shù)據(jù)緩存區(qū)，保證顯示接口控制模塊能夠及時(shí)獲得顯存的數(shù)據(jù)。

顯存控制模塊負(fù)責(zé)顯存數(shù)據(jù)的管理，根據(jù)指令譯碼結(jié)果，對(duì)顯存中的數(shù)據(jù)進(jìn)行清除、讀寫、更新等操作，并配合接口控制模塊，將顯存數(shù)據(jù)讀出，寫入顯存數(shù)據(jù)緩存區(qū)。

2.3 DMA傳輸設(shè)計(jì)

一般說來，DMA傳輸相關(guān)的寄存器數(shù)據(jù)包括傳輸?shù)脑吹刂贰⒛康牡刂?、工作模式、?shù)據(jù)長(zhǎng)度、DMA中斷模式。以Xilinx的中央DMA控制器[4]為例，它是一個(gè)單通道的支持外設(shè)到外設(shè)、外設(shè)到內(nèi)存、內(nèi)存到外設(shè)、內(nèi)存到內(nèi)存的DMA，其內(nèi)部結(jié)構(gòu)框圖如圖5所示。

圖5 Xilinx平臺(tái)DMA控制器框圖

為了保證雷達(dá)數(shù)據(jù)采集和處理模塊能被DMA訪問，在將雷達(dá)數(shù)據(jù)和處理模塊掛載到外設(shè)局部總線上的時(shí)候，需要設(shè)置一個(gè)軟件可訪問的寄存器。

本設(shè)計(jì)中，將DMA的工作模式設(shè)定為數(shù)據(jù)源地址固定、目的地址遞增模式，源地址為雷達(dá)數(shù)據(jù)采集及處理模塊內(nèi)可訪問的寄存器地址，目的地址設(shè)置為內(nèi)存的一段地址，長(zhǎng)度設(shè)置為坐標(biāo)變換后一條雷達(dá)掃描線上的點(diǎn)數(shù)。

3 方案驗(yàn)證

為驗(yàn)證該方法的可行性，本設(shè)計(jì)以Xilinx的芯片和開發(fā)環(huán)境作為開發(fā)平臺(tái)。使用Spartan6系列芯片的開發(fā)板作為實(shí)驗(yàn)硬件平臺(tái)，使用Xilinx Platform Studio(XPS)開發(fā)SOPC硬件平臺(tái)，使用Xilinx Software Development Kit(SDK)生成硬件平臺(tái)板級(jí)支持包(BSP)、設(shè)備樹信息文件和調(diào)試程序，利用GNU交叉編譯工具編譯linux內(nèi)核，并在linux環(huán)境下實(shí)現(xiàn)雷達(dá)用戶界面的移植。

首先將linux系統(tǒng)移植到定制的SOPC硬件平臺(tái)上，然后進(jìn)行雷達(dá)數(shù)據(jù)采集及處理模塊、顯示控制器模塊的驅(qū)動(dòng)開發(fā)[6]，最后是雷達(dá)GUI的設(shè)計(jì)和在嵌入式linux的移植以及DMA的配置。

本設(shè)計(jì)中，利用FPGA硬件邏輯模擬產(chǎn)生雷達(dá)回波信號(hào)和方位角信號(hào)，ADC的采樣速率為100MHz，采樣位寬為8bits，microblaze軟核處理器主頻為150MHz，外設(shè)局部總線數(shù)據(jù)位寬為32bits。雷達(dá)數(shù)據(jù)采集及處理模塊對(duì)模擬的雷達(dá)信號(hào)進(jìn)行采集和相關(guān)處理后，由DMA通道傳送到內(nèi)存當(dāng)中，雷達(dá)GUI軟件獲取內(nèi)存中雷達(dá)數(shù)據(jù)，通過調(diào)用顯示控制器驅(qū)動(dòng)程序繪制出雷達(dá)圖像。雷達(dá)圖像在分辨率為1024*768的顯示器上繪制的結(jié)果如圖6所示。

圖6 模擬雷達(dá)圖像繪制結(jié)果

實(shí)驗(yàn)結(jié)果表明，雷達(dá)GUI軟件在SOPC系統(tǒng)中運(yùn)行順暢，雷達(dá)圖像的繪制過程沒有出現(xiàn)卡殼現(xiàn)象，驗(yàn)證了本文提出的方法的可行性。

4 總結(jié)

本文通過使用FPGA硬件邏輯實(shí)現(xiàn)雷達(dá)數(shù)據(jù)采集、處理、圖像顯示控制器和DMA傳輸?shù)氖褂?，在主頻較低的SOPC軟核處理器上實(shí)現(xiàn)了雷達(dá)數(shù)據(jù)采集和圖像的大屏幕顯示，證明了該方法的可行性。

該方法不僅局限于雷達(dá)數(shù)據(jù)采集和圖像顯示應(yīng)用，

還可以應(yīng)用于一般的數(shù)據(jù)采集和圖像顯示系統(tǒng)，并且對(duì)基于SOPC硬核處理器系統(tǒng)同樣適用。

[1]江國(guó)強(qiáng).SOPC技術(shù)與應(yīng)用[M].北京:機(jī)械工業(yè)出版社，2006，9.

[2]Xilinx Company.MicroBlaze Processor Reference Guide [EB/OL].Embedded Development Kit.EDK 13.2.http://www.xilinx.com.

[3]王鳴浩，吳小霞.基于FPGA的通用液晶顯示控制器的設(shè)計(jì)和實(shí)現(xiàn)[J].液晶與顯示，2012，27(1).

[4]舒勝坤，王文慧，林樹.基于FPGA的TFT-LCD數(shù)字顯示控制器設(shè)計(jì)[J].電訊技術(shù)，2008，48(6):52－55.

[5]Xilinx Company.LogiCORE IP XPS Central DMA Controller(v2.03a)[EB/OL].DS579 December 14，2010.http://www.xilinx.com.

[6]宋寶華.Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解[M].北京:人民郵電出版社，2008.2.