中州大學工程技術學院 時 偉 陳 良

1.引言

在系統(tǒng)可編程模擬器件ispPAC（in-system Programmable Analog Circuit）是美國Lattice半導體公司推出的可編程產(chǎn)品，到目前為止已有5種芯片：ispPAC1O，ispPAC2O，ispPAC3O，ispPAC8O和ispPAC81[1]。與數(shù)字在系統(tǒng)可編程大規(guī)模集成電路一樣，ispPAC同樣具有在系統(tǒng)可編程技術的優(yōu)勢和特點，電路設計人員可通過開發(fā)軟件在計算機上快速、便捷地進行模擬電路設計與修改，對電路的特性可進行仿真分析，然后用編程電纜將設計方案下載到芯片當中。同時還可以對已經(jīng)裝配在印刷線路板上的ispPAC芯片進行校驗、修改或者重新設計。

把高集成度的精密模擬電路設計集成于單塊ispPAC芯片上，取代了由若干分立元件或傳統(tǒng)ASIC芯片所能實現(xiàn)的功能，具有開發(fā)速度快，成本低，可靠性高與保密型強的特點[2]。其開發(fā)軟件是基于Windows平臺的PAC Designer，目前版本為6.O，提供完整的設計和驗證解決方案，支持ispPAC、ispClock和ispPower系列芯片開發(fā)。

本文以PAC Designer為設計軟，以ispPAC2O為目標芯片，介紹了一種精密整流電路的設計方法。將電路設計方案以單芯片實現(xiàn)，提高了電路的集成度和可靠性；對目標芯片可重新編程以升級電路結構，縮短了研制周期，降低了設計成本。

2.ispPAC20芯片的結構

圖1 ispPAC20內部結構框圖

圖2 ispPAC20內部結構及整流電路編程實現(xiàn)圖

ispPAC2O芯片由兩個基本單元電路PAC塊、兩個比較器、一個8位的D/A轉換器、配置存儲器、參考電壓、自校正單元、模擬布線池和ISP接口所組成。其內部結構框圖如圖1所示。

ispPAC2O中有兩個PAC塊，PACblock1由兩個儀用放大器和一個輸出放大器組成、配以電阻和電容構成一個真正的差分輸入、差分輸出的基本單元電路，如2圖所示。其中，儀用放大器IA1的輸入端連接二選一輸入選擇器，通過芯片的外部引腳MSEL來控制。當MSEL為O時，端口a連接至IA1；當MSEL為1時，端口b連接至IA1。IA1和IA2的增益調范圍在-1O～+1O之間，電路輸入阻抗為1O9，共模抑制比為69dB。輸出放大器OA1中的電容CF有128種值可供選擇，反饋電阻RF可以編程為連同或斷開狀態(tài)。芯片中各基本單元通過模擬布線池（Analog Routing Pool）實現(xiàn)互聯(lián)，以組成各種復雜電路。

PACblock2與PACblock1的結構基本相同，但IA4的增益范圍為-1O至-1，并為IA4增加了外部極性控制端PC。當PC=1時，增益調整范圍為-1O至-1，當PC=O時，增益調整范圍為+1O至+1。

DAC單元是一個8位電壓輸出的數(shù)字模擬轉換器。接口方式可自由選擇為8位的并行方式、串行JTAG尋址方式、串行SPI尋址方式。在串行方式中，數(shù)據(jù)的總長度為8為，DO為數(shù)據(jù)的首位，D7處于數(shù)據(jù)的末位。DAC的輸出是完全差分形式，可以與芯片內部的比較器或儀用放大器相連，也可以直接輸出。無論采用串行還是并行的方式，用戶都可以通過查詢芯片說明的編碼數(shù)據(jù)進行編程[3]。

在ispPAC2O中有兩個可編程的雙差分比較器，當同相輸入電壓相對反向輸入電壓為正時，比較器的輸出為高電平，否則為低電平。比較器CP1的輸出可編程為直接輸出或以PC為時鐘的寄存器輸出兩種模式，且CP1和CP2的輸出端可作異或運算或觸發(fā)器操作后在WINDOW端輸出信號。

另外，配置存儲器用于存放編程數(shù)據(jù)，參考電壓和自校正模塊完成電壓的分配和校正功能。

3.基于ispPAC20的精密整流電路設計

基于ispPAC2O的精密整流電路內部編程結構如圖2所示，電路工作時，需將輸入信號ui同時連接至IN2和IN3端，將比較器輸出CP1OUT由外部連接至極性控制端PC。

端口IN2編程為連接輸入儀用放大器IA4，IN3編程為連接比較器CP1，OUT2作為整流電路的輸出端。編程DAC編碼為8Oh，輸出模擬電壓OV，并編程連接至比較器CP1的反相輸入端作為閾值電壓，設置CP1為直接輸出模式（Direct）。編程IA4的增益為-1，OA2相關參數(shù)如圖2所示。

當ui＞O時，比較器CP1的輸出CP1OUT為高電平，通過極性控制端PC的控制，則PAC block2輸出OUT2=-ui；當ui＜O時，CP1OUT為低電平，則OUT2=+ui。即，OUT2=-|ui|，從而電路實現(xiàn)整流功能。

若將IA4的增益設置為K（調整范圍為-1O至-1），按圖2的方式進行編程，則整流輸出端信號為OUT2=K|ui|

在PAC-Designer設計軟件中，選擇菜單Tools/Download，即可將所設計的電路方案編程下載到目標芯片ispPAC2O中，并可進行電路仿真和測試。

4.結束語

本文介紹了一種基于在系統(tǒng)可編程模擬器件ispPAC的精密整流電路設計方法，在ispPAC2O芯片上實現(xiàn)，將整個電路集成于一塊芯片中，提高了電路的集成度和可靠性。借助于開發(fā)工具PAC-Designer，可隨時對芯片進行重新編程以升級電路結構，提高了電路設計的效率，降低了設計成本。

[1]王成華,蔣愛民,呂勇.可編程模擬器件的應用研究[J].數(shù)據(jù)采集與處理,2002,17(3):345.

[2]高玉良.在系統(tǒng)可編程模擬器件(ispPAC)及應用[J].現(xiàn)代電子技術,2002,4:80-81.

[3]Lattice Semiconductor Co.ispPAC handbook[CD].Version 1.1,1999.