郭杰榮,李長(zhǎng)生,劉長(zhǎng)青

?

基于0.18 μm CMOS的電流模單元最優(yōu)化設(shè)計(jì)

郭杰榮,李長(zhǎng)生,劉長(zhǎng)青

(湖南文理學(xué)院 物理與電子科學(xué)學(xué)院, 湖南 常德, 415000)

采用HSPICE對(duì)基于0.18 μm工藝電流模單元進(jìn)行了最優(yōu)化分析. 以S2I存儲(chǔ)單元為例, 進(jìn)行了電路性能、參數(shù)掃描及蒙特卡洛分析, 對(duì)基準(zhǔn)電源CMOS模型參數(shù)設(shè)定進(jìn)行了最優(yōu)化處理. 結(jié)果證明了該方法的有效性及電路可靠性.

電流模; 最優(yōu)化; 蒙特卡羅

隨著0.13～0.18 μm工藝的成熟, 第三代(Level 49) CMOS模型在設(shè)計(jì)仿真中的應(yīng)用越來(lái)越廣泛. 此類模型主要以縮減的物理性參數(shù)為主, 實(shí)驗(yàn)性參數(shù)為輔, 仿真模擬時(shí)具有更高的效率及收斂性[1]. 目前在處理該類模型的軟件方面, HSPICE相對(duì)于其他電子電路仿真軟件具有較強(qiáng)的優(yōu)勢(shì), 主要體現(xiàn)在模型識(shí)別和仿真精度方面. HSPICE有著眾多的模型, 以MOS管為例, HSPICE擁有從1到58級(jí)的MOS管模型, 而一般軟件只能處理到第3級(jí)模型. 在CMOS模擬電路仿真時(shí), 選用Level = 49的模型會(huì)比level = 3的模型更接近于實(shí)際電路[2]. 一般說(shuō)來(lái), 只要廠家給的SPICE模型是正確的, 用HSPICE仿真出來(lái)的結(jié)果與實(shí)驗(yàn)結(jié)果是符合得較好的. 另一方面, HSPICE可以直接對(duì)多種軟件生成的網(wǎng)表進(jìn)行仿真, 如Caelenee軟件包的composer和Analog Ar- tist, Design Arelliroer以及WorkView都可以直接生成網(wǎng)表為HSPICE所用, 而不需要再進(jìn)行一些非控制性的修改, 因而在網(wǎng)表的接口方面兼容性較強(qiáng). 本文采用HSPICE對(duì)采用0.18 μm CMOS工藝的電流模單元進(jìn)行性能分析與優(yōu)化設(shè)計(jì).

1 工藝模型及軟件平臺(tái)簡(jiǎn)介

1.1 0.18 μm CMOS 工藝模型

第三代(Level 49)CMOS模型以BSIM3、MOS MODEL 9 為代表, 是1995年由加州柏克萊分校推出的基于深亞微米MOSFET模型, 包含52個(gè)直流電流參數(shù)、10個(gè)工藝參數(shù)、15個(gè)電容參數(shù)、8個(gè)溫度參數(shù)等100多個(gè)參數(shù)(不同版本略有不同). 模型考慮了閾值電壓下降、均勻摻雜效應(yīng)、垂直電場(chǎng)引起的遷移率下降, 載流子極限漂移速度引起的溝道電流飽和效應(yīng)、溝道長(zhǎng)度調(diào)制、漏源電源引起的表面勢(shì)壘降低而使閾值電壓下降的靜電反饋效應(yīng)、襯底電流引起的體效應(yīng)、亞閾值導(dǎo)通效應(yīng)、寄生電阻效應(yīng)等. 而在HSPICE中, 為簡(jiǎn)化模型調(diào)用的復(fù)雜性, 對(duì)于源、漏極二極管電流、電容與電阻均使用與其他HSPICE中MOSFET相同的模型參數(shù), 特別是對(duì)于Level 49模型可以參數(shù)化處理, 在模型中加入工藝參數(shù)的漂移, 這對(duì)于優(yōu)化設(shè)計(jì)極為有利[1]. 以N_18_G2為例, 其模型參數(shù)(共112個(gè))如下: .MODEL N_18_G2 NMOS + LEVEL = 49, LMIN = 1.8E-7, LMAX = 5.0E-5 + WMIN = 2.4E-7, WM- AX = 1.0E-4, TNOM=27.0…+XPART = 1, CF = 1.533E-10, ACM = 3 + HDIF = 2.6E-07, RSH = 8.

1.2 HSPICE性能及最優(yōu)化分析方法

HSPICE除了具有通用電路仿真軟件所有的基本特性外, 還具備了其他軟件所沒有的新特點(diǎn)[3]:

a. 優(yōu)越的收斂性. 在早期的SPICE模型中, 由于實(shí)際元件的特性是連續(xù)的, 而很多電路的飽和區(qū)與線性區(qū)的工作點(diǎn)在兩區(qū)交界點(diǎn)處并不連續(xù), 故造成不收斂情況. 而在HSPICE中通過(guò)修正元件的模型、方程式及算法(algorithm)來(lái)改善算法求解時(shí)的收斂性軟件中有多項(xiàng)設(shè)定選擇, 所以有極好的收斂性.

b. 精確的模型參數(shù)，包括許多Foundry模型參數(shù). 由于芯片制作過(guò)程的進(jìn)步, 使得元件進(jìn)入次微米或毫微米時(shí)代, 所以在電路模擬上對(duì)元件模型的精確性與應(yīng)用有更嚴(yán)格的要求.

c. 極/零點(diǎn)分析. 此分析是HSPICE中特有的功能之一, 特別是對(duì)于網(wǎng)路分析與類比電路如放大器、濾波器等設(shè)計(jì)尤為重要. 通過(guò)分析極點(diǎn)、零點(diǎn)的分布, 可以分析系統(tǒng)的穩(wěn)定度.

d. 參數(shù)化單元的輸入、輸出和行為代數(shù)化. 集成電路產(chǎn)品的性能好壞, 除了設(shè)計(jì)及制作過(guò)程外, 在產(chǎn)品的使用或可靠性的測(cè)試等都可以反應(yīng)出產(chǎn)品的品質(zhì)及合格率. 在HSPICE中, 可用蒙特卡羅統(tǒng)計(jì)分析, 用測(cè)試的結(jié)果來(lái)修正原來(lái)的設(shè)計(jì)規(guī)則; 同時(shí)還可以進(jìn)行最壞情況分析(worst case)模擬, 以便提供產(chǎn)品性能的評(píng)估與合格率的分析.

而在HSPICE中對(duì)于任何元件或電路單元都可以參數(shù)化, 其輸出、輸入都可以用代數(shù)式來(lái)描述, 并做運(yùn)算. 其基本參數(shù)化的例子如下說(shuō)明:

.PARAM X=5(變數(shù)參數(shù)化, parameterization)

.PARAM X=‘Y+3’(代數(shù)運(yùn)算, algebra)

而代數(shù)式運(yùn)算也可當(dāng)成輸出, 如下所示:

.PRINT CGD=PAR(‘(X18(M1)+X19(M1))’)

另外, HSPICE還具有較高級(jí)邏輯模擬標(biāo)準(zhǔn)庫(kù)的單元特性描述工具, 能對(duì)PCB、多芯片系統(tǒng)、封裝以及IC技術(shù)中連線間的幾何損耗加以模擬.

2 電流模式存儲(chǔ)單元模型

基本的開關(guān)電流模塊是一種電流采樣電路. 目前廣泛應(yīng)用的有兩種結(jié)構(gòu): 第1代T/H結(jié)構(gòu)和第2代電流鏡結(jié)構(gòu)[4]. 第2代電流鏡結(jié)構(gòu)采用兩步采樣技術(shù)降低存儲(chǔ)誤差. 第1步輸入電流存儲(chǔ)在Mcoarse晶體管, 然后把存儲(chǔ)在Mcoarse的誤差提取出來(lái)存儲(chǔ)在Mfine, 最后, 輸出信號(hào)由兩個(gè)晶體管輸出而誤差被抵消. 電路結(jié)構(gòu)與時(shí)序如圖1所示.

圖1 第2 代電流鏡結(jié)構(gòu)及其工作時(shí)序

采樣時(shí)序如下:

1: 采樣.

1a: 采樣保持輸入電流in到Mcoarse存儲(chǔ)晶體管,1a期間實(shí)際存儲(chǔ)在Mcoarse的電流C=BIAS+in+i, 其中i是電荷注入與設(shè)置誤差形成的誤差;

1b:1a存儲(chǔ)到Mcoarse同時(shí)將其連同參考電流BIAS到Mfine存儲(chǔ)晶體管,1b期間實(shí)際存儲(chǔ)在Mfine的電流f=BIAS+i;

2: 輸出.out=BIAS+i-(in+BIAS+i)=-in

3 HSPICE仿真

3.1 HSPICE仿真基本流程

HSPICE仿真基本流程包括: 輸入電路網(wǎng)表——確定元件參數(shù)及模型——確定仿真類型——仿真——輸出結(jié)果分析.

HSPICE是一個(gè)在cmd shell窗口中運(yùn)行的程序, 無(wú)圖形化界面, 不具備繪圖功能. HSPICE采用網(wǎng)表形式輸入電路, 輸入網(wǎng)單文件是一個(gè)有特定格式的純文本文件, 可在任意的文本編輯工具中編輯. 設(shè)計(jì)者可以通過(guò)其他電路繪圖軟件繪制仿真電路圖, 生成網(wǎng)絡(luò)報(bào)表. HSPICE的輸出也是一系列純文本文件, 根據(jù)不同分析要求, 輸出不同擴(kuò)展名的文件. 如: .lis .mea .dat .smt等. HSPICE分析結(jié)果的瀏覽可在avanwaves中進(jìn)行.

圖1電路的CMOS晶體管仿真模型均采用0.18 μm工藝N_18_G2模型, 其溝道尺寸采用= 1.8-7= 10-7μm.

3.2 基本仿真結(jié)果

對(duì)電路采用瞬態(tài)仿真分析, 并繪制輸入輸出波形, 其功能語(yǔ)句如下:

.PRINT TRAN I(r_r2) I(I_I3)

.TRAN 0.1NS 0.3 μs

輸出波形在avanwaves可進(jìn)行分析與測(cè)量.

采用10 MHz, 100 mA正弦波信號(hào)作為輸入信號(hào), 參考直流信號(hào)為100 mA, 得到輸入、出波形如圖2所示.

圖2 輸入、輸基本波形

由圖2可以看出: 輸入輸出波形基本一致, 由于晶體管開關(guān)電平的影響, 輸出波形出現(xiàn)明顯的開關(guān)寄生信號(hào), 可通過(guò)適當(dāng)提高參考電流加以改善.

4 模型參數(shù)掃描及最優(yōu)化設(shè)計(jì)

在HSPICE中對(duì)于任何元件或電路單元都可以參數(shù)化, 其輸出、輸入都可以用代數(shù)式來(lái)描述, 并做運(yùn)算. 這是其他仿真軟件所不具備的功能.

4.1 參數(shù)掃描分析

根據(jù)設(shè)計(jì)需要, 首先要定義掃描的參數(shù), 在電路中引用該參數(shù); 同時(shí)給出參數(shù)取值列表, 在分析語(yǔ)句中加入DATA = datanam, 指定參數(shù)對(duì)應(yīng)的數(shù)值表. 首先考慮參考電流變化對(duì)輸出信號(hào)的影響, 確定掃描范圍為80～150 mA, 輸出信號(hào)結(jié)果見圖3. 由圖3可以看出, 參考電流對(duì)開關(guān)寄生信號(hào)有明顯改善, 較為合適的電流為110 mA.

圖3 參考電流源掃描分析結(jié)果

4.2 HSPICE 蒙特卡羅分析設(shè)定

在HSPICE中, 設(shè)定蒙特卡羅分析涵蓋下列的敘述[5-6]:

a. 蒙特卡羅應(yīng)用在直流操作點(diǎn)計(jì)算、直流掃描、交流掃描及暫態(tài)分析的次數(shù)決定于分析的關(guān)鍵字MONTE 的數(shù)值, 如下例: .TRAN 0.1NS 0.3uS sweep monte=120

上述設(shè)定描述直流掃描, 蒙特卡羅分析10次.

b. PARAM敘述. 其目的是設(shè)定一個(gè)合適的分布函數(shù)(高斯、均勻或隨機(jī)極限分布)給一個(gè)模型或元件參數(shù). 此功能允許參數(shù)化的電路原理圖, 不需額外的修正即可做蒙特卡羅分析, 其基本格式如下:.PARAM XX = UNIF(Nom_value, Rel_variation, multiplier)

采用HSPICE對(duì)N_18_G2模型內(nèi)部參數(shù)tox(標(biāo)準(zhǔn)值4.20000E-09)進(jìn)行蒙特卡羅分析.由圖4可以看出: 模型參數(shù)tox對(duì)電流鏡像傳輸無(wú)明顯影響.

圖4 模型參數(shù)tox蒙特卡羅掃描分析結(jié)果

5 結(jié)束語(yǔ)

本文采用HSPICE對(duì)0.18 μm CMOS的電流模單元內(nèi)部參數(shù)進(jìn)行蒙特卡羅分析的方法對(duì)電路進(jìn)行最優(yōu)化設(shè)計(jì), 研究了參考電流優(yōu)化與模型參數(shù)優(yōu)化分析. 仿真結(jié)果驗(yàn)證了電路結(jié)構(gòu)的有效性.

[1] 鐘文耀, 鄭美珠. CMOS電路模擬與設(shè)計(jì)——基于Hspice[M]. 北京: 科學(xué)出版社, 2007: 129-135.

[2] 陳苑鋒, 曾曉萌, 何禮熊. HSPICE和PSPICE應(yīng)用中的幾個(gè)問題[J]. 福建電腦, 2002(4):13-14.

[3] Synop sys Inc. Star Hspice user guide[R]. Fremont, US, 2002: 1-3.

[4] Sinn P, Roberts MG W. A comparison of first and seco- nd-generation switched-current cells[J]. IEEE Internati- onal Symposium on Circuits and Systems. 1994(5): 301- 304.

[5] 汪漢新, 朱翠濤, 陳亞光. PSpice在電子電路優(yōu)化設(shè)計(jì)中的應(yīng)用[J]. 微計(jì)算機(jī)信息, 2006, 22(10-2): 111-113.

[6] 李慧貞. 基于蒙特-卡羅法的電子電路統(tǒng)計(jì)分析仿真[J].航空電子技術(shù), 2005, 36(2): 33-37.

Optimization design on low-pass filter of channel transmission

GUO Jie-rong, LI Chang-sheng, LIU Chang-qing

(College of Physics And Electronics, Hunan University of Arts and Science, Changde 415000, China)

SI cell design used HSPICE are discussed in this paper. As an example, the sweep analysis on performance parameter of a S2I cell circuit are Implemented. Optimization processing of the structure and parameters are completed. And then the Monte Carlo method is using on the estimation of CMOS model parameter. The results prove the validity of this method and the reliability of the circuit.

current model; optimization; Monte Carlo

TN 306

1672-6146(2012)01-0039-03

10.3969/j.issn.1672-6146.2012.01.011

2011-11-07

國(guó)家自然科學(xué)基金項(xiàng)目(11104069); 湖南省科技計(jì)劃項(xiàng)目(2010FJ4141); 湖南省重點(diǎn)建設(shè)學(xué)科“光學(xué)”基金.

郭杰榮(1973-), 男, 博士, 副教授, 研究方向?yàn)楣怆娦畔⑻幚砼c光電子材料特性測(cè)試. E-mail: jierong_guo@yahoo.com.cn

(責(zé)任編校:劉剛毅)