李帥人，周曉明，吳家國

(1.華南理工大學(xué)電子與信息學(xué)院，廣東廣州 510640;2.華南理工大學(xué)理學(xué)院，廣東廣州 510640)

在模擬電路基本模塊中，基準(zhǔn)源是必不可少的基本模塊。廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、低壓差線性穩(wěn)壓器(LDO)、電壓調(diào)節(jié)器、高精度比較器、電壓檢測(cè)器等模擬和數(shù)?；旌霞呻娐分?，其性能好壞直接影響著系統(tǒng)的性能穩(wěn)定。

在集成電路中，有3種常用的基準(zhǔn)源:掩埋齊納基準(zhǔn)源、XFET基準(zhǔn)源和帶隙基準(zhǔn)源［1］。掩埋齊納基準(zhǔn)源［2］和 XFET基準(zhǔn)源［3］的輸出溫度穩(wěn)定性良好，但制造流程都不能兼容標(biāo)準(zhǔn)CMOS工藝。而帶隙基準(zhǔn)源電路具有低溫度系數(shù)、高電源抑制比、以及能與標(biāo)準(zhǔn)CMOS工藝相兼容等優(yōu)點(diǎn)被廣泛的研究與應(yīng)用，它為系統(tǒng)提供一個(gè)與電源電壓、工藝參數(shù)和溫度其無關(guān)的直流電壓或電流。

1 帶隙基準(zhǔn)原理

帶隙基準(zhǔn)的基本原理就是將兩個(gè)具有相反溫度系數(shù)的電壓以一個(gè)合適的權(quán)重相加，最終獲得具有零溫度系數(shù)的基準(zhǔn)電壓［4］。假如V1和溫度變化方向相同，也就是說具有正溫度系數(shù);V2和溫度的變化方向相反，具有負(fù)溫度系數(shù)。以合適的權(quán)重將這兩個(gè)電壓相加，選取適當(dāng)?shù)腶和b系數(shù)使其滿足

這樣就得到具有零溫度系數(shù)的基準(zhǔn)電壓

雙極型晶體管具有以下兩個(gè)特性:

(1)雙極型晶體管的基－射極電壓VBE具有與絕對(duì)溫度成反比的特性。

(2)在不同集電極電流的情況下，兩個(gè)雙極型晶體管的基－射極電壓差值ΔVBE與絕對(duì)溫度成正比。

將得到的正負(fù)溫度系數(shù)的電壓VBE和ΔVBE分別乘以一個(gè)合適的系數(shù)a和b，然后相加減

這樣就可以得到一個(gè)與溫度無關(guān)的零溫度系數(shù)電壓。

2 電路設(shè)計(jì)

2.1 帶隙核心電路設(shè)計(jì)

圖1中，R2a=R2b=R2，而且是相同類型的電阻。高增益的運(yùn)算放大器使電路工作在深度負(fù)反饋狀態(tài)，假設(shè)VX=VY，那么流過電阻R2a和R2b的是與溫度成反比的電流，而流過電阻R1的是與溫度成正比的電流，這兩個(gè)電流求和后，通過電流鏡取出，最后在電阻R3上產(chǎn)生壓降，即為基準(zhǔn)輸出電壓。

圖1 帶隙基準(zhǔn)電路

假設(shè)Q0和Q1的發(fā)射結(jié)面積之比為N，那么流過電阻R1的電流為

流過電阻R2a和的電流為

選取具有相同寬長比的M1、M2和M3，所以通過電阻R3的電流為I3=I1+I2，最后可得基準(zhǔn)輸出電壓

由式(6)可知，可以通過改變R3/R2的比值來調(diào)整輸出電壓。

但由于共源極的電流鏡對(duì)電源的抑制能力叫差，所以考慮采用共源共柵電流鏡，其電路結(jié)構(gòu)如圖2所示。

圖2 共源共柵電流鏡的帶隙基準(zhǔn)電路

2.2 運(yùn)算放大器設(shè)計(jì)

運(yùn)放的性能指標(biāo)對(duì)帶隙基準(zhǔn)性能具有重要的作用，在帶隙基準(zhǔn)中，運(yùn)放的兩個(gè)輸入端所接電位是連接在三極管的基－射極電壓，其變化較小，所以對(duì)運(yùn)放的共模輸入范圍較小。帶隙基準(zhǔn)要求運(yùn)放有較高的增益，一般的單級(jí)運(yùn)放達(dá)不到高增益要求，而共源共柵結(jié)構(gòu)的運(yùn)放不適用于低壓系統(tǒng)，所以選擇基本兩級(jí)運(yùn)放結(jié)構(gòu)。由于三極管的基射極電壓VEB在0.8 V以下，所以選擇PMOS差分輸入結(jié)構(gòu)。如圖3所示，這個(gè)兩級(jí)運(yùn)放的增益為

2.3 啟動(dòng)電路設(shè)計(jì)

在電路中，會(huì)有一個(gè)以上的穩(wěn)定工作點(diǎn)，一個(gè)是正常工作點(diǎn)，一個(gè)是零工作點(diǎn)。在零工作點(diǎn)，晶體管截止，電流為零。啟動(dòng)電路是為防止電路上電后出現(xiàn)沒有電流的穩(wěn)定狀態(tài)而設(shè)計(jì)的［5］。啟動(dòng)電路設(shè)計(jì)應(yīng)包含以下3點(diǎn):(1)能快速產(chǎn)生偏置電流，使電路穩(wěn)定在正常工作點(diǎn)。(2)在主體電路進(jìn)入穩(wěn)定工作狀態(tài)后，啟動(dòng)電路能自動(dòng)關(guān)閉。(3)啟動(dòng)電路不能影響帶隙基準(zhǔn)的性能。

圖4為設(shè)計(jì)中的啟動(dòng)電路，A點(diǎn)接運(yùn)放的輸入點(diǎn);C點(diǎn)接運(yùn)放的輸出點(diǎn)。其工作原理如下:假設(shè)在上電以后，整個(gè)電路不工作，此時(shí)，M1管的柵極A點(diǎn)為低電平，從而M1開啟，將M3的柵極上拉為高電平，M3導(dǎo)通，將C點(diǎn)電位拉為低電平，從而整個(gè)電路開始正常工作，同時(shí)啟動(dòng)電路關(guān)閉。

2.4 高階溫度補(bǔ)償

圖2中的帶隙基準(zhǔn)電路僅對(duì)VBE溫度系數(shù)的線性部分進(jìn)行了補(bǔ)償，由仿真結(jié)果看出，一階補(bǔ)償?shù)膸痘鶞?zhǔn)溫度系數(shù)約為20×10－6/℃，要想獲得更低的溫度系數(shù)，就需要對(duì)此電路進(jìn)行高階補(bǔ)償。

圖5中，利用VBE線性化法［6］對(duì)電路進(jìn)行高階補(bǔ)償。

圖5 VBE線性化二階溫度補(bǔ)償電路圖

在圖5中，加入了兩個(gè)電阻R4，流過電阻R4的電流與非線性電壓VNL成正比，可以通過抵消流過PMOS電流鏡總電流I1+I2中的非線性成分，得到與溫度二次不相關(guān)的電流，從而得到與溫度二次不相關(guān)的電壓。

3 仿真結(jié)果

對(duì)帶隙基準(zhǔn)進(jìn)行直流仿真，基準(zhǔn)輸出電壓隨電源電壓變化的特性曲線如圖6所示。圖6所示，電路在電源電壓高于1.5 V時(shí)正常工作，輸出穩(wěn)定約在0.6 V。電源電壓從1.5～3.3 V的變化范圍內(nèi)，基準(zhǔn)輸出電壓的變化為0.42 mV，相對(duì)變化率為0.23 mV/V，說明電路在較寬的電源電壓范圍內(nèi)保持穩(wěn)定的輸出。

圖6 輸出電壓穩(wěn)定性曲線

圖1中低頻時(shí)的電源電壓抑制比為－58.79 dB，其特性曲線如圖7所示。

圖7 PSRR特性曲線

采用共源共柵電流鏡后，低頻處－72 dB，仿真結(jié)果如圖8所示，采用共源共柵電流鏡能取得較好的電源抑制能力。這是由于共源共柵電流鏡能鏡像更加精準(zhǔn)的電流。

圖8 共源共柵電流鏡的PSRR特性曲線

在－40～125℃的溫度范圍內(nèi)進(jìn)行直流掃描，測(cè)得一階溫度補(bǔ)償帶隙基準(zhǔn)輸出電壓的溫度系數(shù)為26×10－6/℃，溫度特性曲線如圖9所示。

圖9 一階補(bǔ)償帶隙基準(zhǔn)溫度特性曲線

二階補(bǔ)償后溫度特性曲線如圖10所示，在－40～125℃溫度范圍內(nèi)溫度系數(shù)達(dá)到10×10－6，通過二階補(bǔ)償，溫度系數(shù)得到較大的提高。但這種電路結(jié)構(gòu)電阻比值的改動(dòng)，對(duì)整個(gè)電路的影響較大，對(duì)電阻比值的精確度要求較高，在版圖設(shè)計(jì)時(shí)需要添加大量的電阻陣列，以便進(jìn)行微調(diào)。

圖10 VBE線性化補(bǔ)償溫度特性曲線

4 結(jié)束語

在討論了帶隙基準(zhǔn)電壓源的基本原理后，設(shè)計(jì)了一種高精度低溫漂的帶隙基準(zhǔn)電壓源。整個(gè)電路基于TSMC40 nm CMOS工藝模型進(jìn)行了溫度特性、電源特性的仿真。結(jié)果表明，經(jīng)過二階補(bǔ)償后的帶隙基準(zhǔn)輸出電壓在溫度為 －40～125℃的范圍內(nèi)具有10×10－6/℃的溫度系數(shù)，在電源電壓為1.5～3.3 V變化時(shí)，基準(zhǔn)輸出電壓變化僅為隨電源電壓變化僅為0.42 mV，變化率為0.23 mV/V，采用共源共柵電流鏡后，帶隙基準(zhǔn)在低頻下的電源電壓抑制比為72 dB。

［1］ 幸新鵬，李冬梅，王志華.CMOS帶隙基準(zhǔn)源研究現(xiàn)狀［J］.微電子學(xué)，2008，38(1):57 －63.

［2］ 張宏杰.一種應(yīng)用在65納米CMOS系統(tǒng)及芯片中的低壓低功耗、高精度帶隙基準(zhǔn)源［D］.蘇州:蘇州大學(xué)，2008.

［3］ 瞿美霞.CMOS帶隙基準(zhǔn)源的研究與實(shí)現(xiàn)［D］.合肥:合肥工業(yè)大學(xué)，2007.

［4］ 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)［M］.陳貴燦，程軍，張瑞智，譯.西安:西安交通大學(xué)出版社，2003.

［5］ ANDREA B.Op － amp and startup circuits for CMOS bandgap reference with near 1V supply［J］.IEEE Journal of Solid － State Circuits，2002，37(10):1339 －1343.

［6］ LIU Song，JACOB B R.Process and temperature performance of a CMOS beta－ multiplier voltage reference［C］.Notre Dame，Indiana:1998 Midwest Symposium on Circuits and Systems，1998.