摘要：千兆以太網(wǎng)擁有傳輸速度快、傳輸距離遠(yuǎn)、穩(wěn)定可靠等優(yōu)點(diǎn)，是當(dāng)前嵌入式系統(tǒng)的應(yīng)用熱點(diǎn)。FPGA擁有豐富的邏輯和管腳資源，常用于高速數(shù)據(jù)處理和通信的嵌入式系統(tǒng)。本文描述一個(gè)基于FPGA的千兆以太網(wǎng)系統(tǒng)的設(shè)計(jì)，本設(shè)計(jì)在硬件上主要使用千兆以太網(wǎng)PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA，在FPGA的邏輯上實(shí)現(xiàn)NiosⅡ嵌入式系統(tǒng)和以太網(wǎng)的MAC控制器，在NiosⅡ系統(tǒng)的軟件上移植入MicroC/OSⅡ?qū)崟r(shí)多任務(wù)操作系統(tǒng)和NicheStackTCP/IP協(xié)議堆棧。在FPGA上實(shí)現(xiàn)千兆以太網(wǎng)設(shè)計(jì)，有效提高了系統(tǒng)的可靠性和集成性，充分?jǐn)U展FPGA的功能。

關(guān)鍵詞：千兆以太網(wǎng)；FPGA；PHY；TCP/IP

中圖分類號(hào)：TN91934；TN919.6文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1004373X（2012）18005604

引言

隨著電子技術(shù)的發(fā)展，系統(tǒng)設(shè)備正向小型化、集成化、網(wǎng)絡(luò)化發(fā)展。FPGA具有邏輯豐富、管腳充沛等特點(diǎn)，廣泛應(yīng)用于高速數(shù)據(jù)處理和通信的嵌入式系統(tǒng)。在其內(nèi)部加入處理器系統(tǒng)，不僅能夠?qū)崿F(xiàn)一般的邏輯功能設(shè)計(jì)，同時(shí)能夠?qū)崿F(xiàn)一般單片機(jī)功能，通過(guò)FPGA內(nèi)部邏輯功能連接可以使整體獲得優(yōu)異的性能，并大大減少PCB設(shè)計(jì)工作。

當(dāng)今，互聯(lián)網(wǎng)技術(shù)的迅速發(fā)展，采用以太網(wǎng)實(shí)現(xiàn)數(shù)據(jù)采集和控制方面的應(yīng)用，成為了電子系統(tǒng)設(shè)計(jì)的熱點(diǎn)。以太網(wǎng)具有價(jià)格低廉、穩(wěn)定可靠、傳輸速度快、傳輸距離遠(yuǎn)等特點(diǎn)，以太網(wǎng)技術(shù)發(fā)展成熟，具有很高的性價(jià)比。采用以太網(wǎng)技術(shù)的設(shè)備，可以通過(guò)TCP/IP協(xié)議進(jìn)行數(shù)據(jù)的傳輸，不需要進(jìn)行傳輸協(xié)議轉(zhuǎn)換，使用和維護(hù)設(shè)備簡(jiǎn)單。

結(jié)合FPGA和以太網(wǎng)的優(yōu)點(diǎn)，本文設(shè)計(jì)一個(gè)以FPGA為核心的嵌入式千兆以太網(wǎng)設(shè)備。在本設(shè)計(jì)使用Altera公司的高端FPGA：EP3SL150F780C3，在其內(nèi)部構(gòu)建實(shí)現(xiàn)NiosⅡ32位的嵌入式軟核處理器，工作頻率能夠達(dá)到185MHz，其內(nèi)部豐富的RAM資源，能夠?yàn)樘幚砥飨到y(tǒng)提供高速的數(shù)據(jù)和代碼存儲(chǔ)。圍繞NiosⅡ處理器，加入MAC功能的IP核，可以很快實(shí)現(xiàn)以太網(wǎng)的開(kāi)發(fā)。

1PHY芯片

物理層（PHY層）是屬于網(wǎng)絡(luò)OSI參考模型的最底層，直接面向?qū)嶋H承擔(dān)數(shù)據(jù)傳輸?shù)奈锢砻浇?，并且為?shù)據(jù)鏈路層提供一個(gè)傳輸原始比特?cái)?shù)據(jù)流的物理連接[1]。雖然，物理層處于最底層，但卻是整個(gè)網(wǎng)絡(luò)系統(tǒng)的基礎(chǔ)。物理層的核心就是PHY芯片，它的性能直接決定著網(wǎng)絡(luò)的傳輸性能。

本設(shè)計(jì)的PHY芯片為AlaskaUltra88E1111千兆網(wǎng)絡(luò)物理層設(shè)備[2]。該芯片具有的功能：能夠支持10Mb/s/100Mb/s/1000Mb/s的以太網(wǎng)傳輸，支持GMII/MII，RGMII/MII等多種接口；支持1000BASET，100BASETX，和10BASET的應(yīng)用，擁有發(fā)送和接收標(biāo)準(zhǔn)5類非屏蔽雙絞線的功能；能夠探測(cè)和報(bào)告潛在電纜故障，同時(shí)能夠探測(cè)到電纜的脫落、短路和其他阻抗不匹配的情況；提供IEEE802.3u標(biāo)準(zhǔn)下的自動(dòng)協(xié)商機(jī)制（AutoNegotiation），也就是能夠?qū)崿F(xiàn)兩個(gè)網(wǎng)絡(luò)接口間對(duì)通信速度的自動(dòng)協(xié)商；提供標(biāo)準(zhǔn)的TWSI和MDC/MDIO接口，控制和查看網(wǎng)絡(luò)芯片的狀態(tài)。

2硬件設(shè)計(jì)

在本設(shè)計(jì)中FPGA與PHY芯片的連接方式為GMII/MII，使用PHY的控制接口方式為MDC/MDIO，使用RJ45接口實(shí)現(xiàn)電纜與PHY芯片之間的數(shù)據(jù)傳遞。系統(tǒng)的硬件的連接如圖1所示。