徐曉霞

（西安工業(yè)大學北方信息工程學院 電子信息系，陜西 西安 710025）

現(xiàn)代戰(zhàn)爭的特點是高技術、多方位、立體、全天候作戰(zhàn)。陸、海、空的協(xié)調統(tǒng)一是致勝的關鍵。尤其是空中偵察作戰(zhàn)的優(yōu)勢顯得越來越重要。因此，作為偵察、測量和校射及打擊效果評估的重要手段，光電跟蹤測量設備日益受到重視，各國競相研制。由于現(xiàn)代武器技術的發(fā)展，將靶場測量設備應用到飛機上是當前光電跟蹤測量系統(tǒng)的新發(fā)展。光電跟蹤測量系統(tǒng)可完成對地面、空中目標的搜索、撲獲、鎖定、跟蹤和瞄準，并將飛機相對目標的方位、俯仰、距離等信息進行記錄處理。它可應用到常規(guī)武器靶場、機載光電偵察、機載光電火控等領域。光電跟蹤系統(tǒng)是一種利用光電傳感器如前視紅外、激光、電視、微光、可見光等對地面目標進行搜索、識別、跟蹤和瞄準的機載目標探測設備。文中對光電跟蹤系統(tǒng)控制器的硬件部分進行了設計。主要包括光電跟蹤系統(tǒng)控制器硬件電路框圖，最小控制系統(tǒng)設計，模擬、數(shù)字量模塊和通信模塊設計等部分。

1 光電跟蹤系統(tǒng)控制器硬件電路框圖

CPU和信號檢測與解碼電路供電。測量元件測得當前方位和俯仰位置，由信號檢測與解碼電路板將位置信號轉換成模擬信號送給CPU。CPU將這些信號進行處理，得出需要追加的方位角和高低角，并將這兩路控制信號送給方位力矩電機和俯仰力矩電機。CPU與上位機之間采用RS232協(xié)議進行通訊。

圖1 光電跟蹤系統(tǒng)電路結構框圖Fig．1 Circuit block diagram of optical tracking system

2 最小系統(tǒng)設計

光電跟蹤系統(tǒng)的電路結構如圖1所示，由電源電路板給

在ERT模塊中，除了核心處理器F2812外，其余外圍器件還有：5 V 轉 3．3 V、3．3 V 轉 1．9 集成電源，10MHz的晶振，外擴RAM，JTAG以及看門狗電路復位電路等。其結構示意圖如圖2所示。

圖2 最小系統(tǒng)的電路結構框圖Fig.2 Circuit block diagram of theminimum system

最小系統(tǒng)電路的主要工作過程是，由時鐘電路產生時鐘周期，構成機器產生動作的機器周期。CPU對從外部采集來的數(shù)據進行分析，并發(fā)出命令。JTAG接口提供了簡單靈活的調試手段，用戶可以通過JTAG接口，將在 PC交叉編譯生成的結果下載到DSP中，或者通過JTAG接口即時查看DSP內部寄存器和RAM的值，對程序的行為進行調試。當程序跑飛時，看門狗復位電路可以使系統(tǒng)回到初始狀態(tài)。

TMS320F2812最小系統(tǒng)原理主要包括存儲器擴展，外部時鐘，復位電路，電源電路，CPU板的抗干擾分析與設計，下面將對各部分做出詳細介紹 。

2.1 存儲器擴展

F2812采用32位的尋址方式，數(shù)據空間和程序空間統(tǒng)一編址。F2812有1 056 K×16 bit的外部存儲器接口能力，分為5個地址區(qū)間：區(qū)間0、區(qū)間1、區(qū)間 2、區(qū)間6和區(qū)間 7，各空間均可獨立設置讀、寫信號的建立時間、激活時間及保持時間。其中區(qū)間6、7共用一個片選引腳 XZCS6AND7。

F2812內部已經集成了18 kB的RAM，對于一般的應用來說，已經無須再擴展外部RAM。片內RAM能以150MIPS的速度進行訪問。在對運算速度要求很高的處理程序中，通常將經常訪問的程序段放到內部RAM中運行，這樣能大大提高運行速度，因此片內RAM顯得格外寶貴。而且本系統(tǒng)是一個匯流條功率控制系統(tǒng)，將來會用于進行處理大量數(shù)據，因而也要求外括RAM用于存放數(shù)據。本系統(tǒng)擴展了512 kB SARAM，芯片選用 IS61LV51216 （512 k×16 位），其數(shù)據訪問時間為10 ns片選信號為片選信號為XZCS6AND7，當MP/MC端置高電平時工作在MC模式，映射到存儲空間7，當MP/MC端置低電平時，映射到存儲空間6。

2.2 時鐘電路

F2812具有內部鎖相環(huán)電路，可以從一個較低的外部時鐘通過鎖相環(huán)倍頻電路實現(xiàn)內部倍頻。這對于整個電路板的電磁兼容性是很有好處的，因為外部只需要使用較低頻率的晶振，避免外部電路干擾時鐘，同時也避免了高頻時鐘干擾板上其它電路。

本系統(tǒng)選用30MHz外部晶體給F2812提供時鐘，并使用F2812片上PLL電路。PLL倍頻系數(shù)由PLL控制寄存器PLLCR的低 4位控制，可由軟件動態(tài)地修改，外部復位信號（XRS）將此 4位控制位被清為 0。F2812的 CPU最高可工作在150MHz主頻下，也即對 30MHz輸入頻率進行 5倍頻。晶體電路最為簡單，只需晶體和兩個電容。

圖3 擴展RAM原理圖Fig.3 Extended RAM schematic

圖4 時鐘電路圖Fig.4 Clock circuit diagram

2.3 手動復位電路

為了避免不可預知的錯誤，可以手動給CPU提供復位信號，使系統(tǒng)終止當前所有操作，使CPU進入已知的初始狀態(tài)，刷新所有的流水線操作，復位所有的CPU寄存器，復位相關的信號的狀態(tài)。

該系統(tǒng)可以通過硬件和軟件進行復位，任何一個復位都有效，都將導致系統(tǒng)復位。軟件復位主要是通過F2812片上的看門狗計數(shù)器產生復位脈沖實現(xiàn)的。手動復位的過程如下：F2812的復位端第160腳XRS是低電平有效，當它是低電平的時候才能復位。SP1按下的時候，XRS為低電平，F(xiàn)2812復位。同時CP1通過SP1的回路進行充電，XRS端達到高電平，復位結束。在這個電路中，電容有充電，提供了可靠復位的有效時間。

2.4 電源電路

電源電路的選擇是系統(tǒng)設計的一個重要部分，設計好壞對系統(tǒng)影響很大。對于F2812芯片而言，一般有以下2種電壓需要電源電路提供：一種是DSPCPU內核電壓?，F(xiàn)代DSP為了省電，通常把內核電壓和外圍電路的供電分開，內核工作于低電壓減少功耗，外圍電路與其它器件采用相同的電壓規(guī)范。另一種是DSP外設電壓。主要給DSP的片內外設供電。

圖5 復位電路原理圖Fig．5 Reset circuit schematic

首先需要注意的是，為了減少電源噪聲和互相干擾，數(shù)字電路和模擬電路一般要獨立供電，數(shù)字地和模擬地也要分開，并最終通過一個磁珠在一點連在一起。

本系統(tǒng)選用 asm1117-5、asm1117-3．3、asm1117-1．9， 輸出電壓分別是 5 V、3．3 V、1．9 V， 連接電路如圖 6 所示，電路為 F2812提供 3．3 V和1．9 V的工作電壓，為通信模塊提供5 V的電壓?？紤]到很多應用系統(tǒng)需要供很多不同的電壓，如很多DSP本身就需要分內核和外圍電路，此時就需要考慮一個上電次序問題。一般來說，CPU內核先于外圍上電，后于外圍掉電；但是兩者相差不能太大，否則將損壞芯片。

圖6 電源轉換電路原理圖Fig．6 Power conversion circuit schematic

2.5 CPU板的抗干擾分析與設計

為了更有效防止干擾，在設計CPU板的時候采用了4層板設計，上層放置芯片，第2層放置完整的地面，第3層放置電源，下層放置電阻電容。相比普通得兩層板增加了GROUND層和POWER層，GROUND層將模擬地與數(shù)字地進行隔離，最后用磁珠相連。POWER層把5 V，3 V，1．9 V的電源分開。最后將焊盤連接處修改為淚滴連接使焊盤連線的強度增強。

圖7 模擬地與數(shù)字地隔離電路圖Fig．7 Analog ground and digital ground isolation circuit diagram

3 模擬量和數(shù)字量模塊設計

調理電路應具備的基本功能有：降壓，將信號的幅值降到0～3．3 V范圍內。否則將會燒壞芯片。隔離。當有高脈沖到來時，調理電路能有效將脈沖進行隔離。濾波，調理電路應濾除干擾信號，才能使系統(tǒng)對信號做出正確反應。

通過設置調理芯片、濾波電容、穩(wěn)壓二極管能搭建調理電路，完成降壓、隔離、濾波等功能。下面將分別對各電路的原理和工作過程做詳細介紹。

3.1 直流電壓調理電路

調理電路的分壓比為15：1，將直流電壓可能出現(xiàn)的最大電壓變換到3．3 V以內。為抑制高頻干擾，分壓電路輸出端并接了一個濾波電容，并增加了一限幅穩(wěn)壓二極管以防止電壓過大損壞芯片。當電壓小于0時，穩(wěn)壓管導通，使輸出電壓為零。輸出電壓將在0～3．3 V之間。該系統(tǒng)使用芯片LM124。它是一種低功耗四運算放大器，工作電壓范圍寬。共有7路這樣的電路，使用兩片LM124。

圖8 直流電壓調理電路Fig．8 DC voltage conditioning circuit

3.2 動電壓檢測電路

在故障狀態(tài)下（如三相輸入交流電源缺相），系統(tǒng)會出現(xiàn)幅值很高、頻率很大的脈動電壓。此故障對系統(tǒng)危害很大，必須迅速查出。當程序檢測出系統(tǒng)的電壓幅值或頻率過大時，立即斷開其輸出主接觸器并置故障標志。

脈動電壓檢測電路如圖9所示。輸入信號LP先通過CAD1阻隔其中的直流信號，通過運放U8D改變輸入信號的幅值。電容CAD2將交流信號轉化為直流信號輸出。其中，可變電阻R7的作用是改變輸出信號與輸入信號的比值，如果沒有它，輸出信號的幅值將不能控制；二極管DAD1的作用是防止電壓過高損壞CPU；二極管DAD2的作用是防止電壓過低損壞CPU；穩(wěn)壓管DAD3的作用是防止電壓突然過高損壞電源。在這個電路中，輸入信號經第一個電容后成為交流信號，經第二個電容后又成為直流信號，兩個電容的作用不同。

圖9 TRU脈動電壓檢測電路Fig.9 TRU pulsating voltage detection circuit

3.3 數(shù)字量輸入模塊設計

F2812由56個通用、雙向數(shù)字I/O引腳，對它們的使用非常靈活，也相對較為簡單，只要設置好相應的復用寄存器以及數(shù)據和方向控制寄存器就基本完成了所有工作。

如果需要更多的I/O端口，系統(tǒng)還提供了另一種方法：把地址線作為I/O端口來使用，并使用芯片LVC16245進行緩沖。這樣做為系統(tǒng)多提供了16個I/O端口，使系統(tǒng)的I/O端口的數(shù)量達到72個。

圖10 擴展I/O接口Fig.10 Extended I/O interface

3.4 數(shù)字量輸出模塊設計

數(shù)字量輸出模塊主要用于控制接觸器等裝置，由于要驅動繼電器類負載，要求有較大的輸出電流，因此需要加驅動電路。

輸出控制驅動板主要完成對各接觸器或繼電器以及各告警指示燈的控制與驅動。輸出控制驅動電路如圖11所示。本電路中使用芯片MC1413，它是一種反向驅動器，主要用于電路的后級驅動，對前級電路的影響很小。IOA0可以控制接觸器K1，驅動電流為0.5 A。IOA1可以控制三級管Q1。

4 通信模塊設計

在本研究階段采用的數(shù)據總線為RS232總線，下面是利用F2812內部的SCI控制器與上位機NAMP進行通信的接口電路。通信模塊原理圖如圖12所示。

圖11 輸出控制驅動電路Fig.11 Output control drive circuit

圖12 通信模塊原理圖Fig.12 Communication module schematic

圖13 緩沖與電平轉換電路Fig.13 Buffering and level shifting circuit

SCITXD是數(shù)據發(fā)送引腳，SCIRTXD是數(shù)據接收引腳。因在試驗階段，該電路采用了符合RS—232標準的驅動芯片MAX232，進行串行通信。MAX232芯片功耗低、集成度高，+5 V供電，具有兩個接收和發(fā)送通道。

由于 F2812采用+3．3 V供電，所以在MAX232與F2812之間加了TI典型的電平轉換電路，起雙向、緩沖與電平轉換的作用。整個接口電路簡單、可靠性高。在通信過程中，LVC16245所起的作用非常關鍵，接法不對將會引起外部通信與DSP之間的沖突。在這種方式下，F(xiàn)2812的串行通信接口與RS—232串行口進行DSP與上位機之間的異步通信。

5 結束語

文中對光電跟蹤系統(tǒng)控制器的硬件部分進行設計。包括光電跟蹤系統(tǒng)控制器硬件電路框圖，最小控制系統(tǒng)設計，模擬、數(shù)字量模塊和通信模塊設計等部分。采用此光電跟蹤系統(tǒng)控制器使得動態(tài)性能得到了改善，不僅可以滿足系統(tǒng)的精度要求，還具有較強的自適應能力。

[1]陶永華，尹怡欣，葛蘆生．新型PID控制及其應用[M]．北京：機械工業(yè)出版社，2008．

[2]李穎，朱伯立．Simulink動態(tài)系統(tǒng)建模與仿真基礎 [M]．西安：西安電子科技大學出版社，2009．

[3]劉金琨．先進PID控制MATLAB仿真[M]．2版．北京：電子工業(yè)出版社，2005．

[4]Writes MH，Joris JL．Advanced of the pods：enhancing precision attacks night and day[J]．Jane’s International Defense Review，2002，35（3）：44253．

[5]Writesm H．The all-seeing eye above[J]．Jane’s International Defense Review，2002，35（12）：48-621．

[6]Richman JS，Moorman JR．Physiological time series analysis using app roximate ent ropy and sam ple entropy[J]．Am．J．Physio l．Hear t Physio，2000（278）：H2039-2049．