盧 煒

（華中師范大學(xué) 物理學(xué)院，湖北 武漢 430074）

1 案設(shè)計要求

設(shè)計要求頻率測量范圍為1~30M，頻率分辨率為10k，輸入信號電壓有效值為20mV左右，輸入阻抗為50歐，可設(shè)置中心頻率和掃頻寬度；借助于示波器顯示被測信號的頻譜圖，并在示波器上標出間隔為1M的頻標。具有識別調(diào)幅、調(diào)頻和等幅波信號。設(shè)計的參考原理框圖如圖1所示。

2 總體方案設(shè)計

圖1中方案基本電路包括放大電路，本振電路，混頻電路，濾波電路，檢波電路和顯示電路；本設(shè)計實現(xiàn)的關(guān)鍵在于本機振蕩器、混頻器、濾波器和檢波器等高中頻部分。

2.1 前置放大器

由于進入混頻器的輸入信號峰峰值為2V左右時，此時混頻出來的效果最好，所以被測輸入信號必須先進行放大，經(jīng)計算，放大倍數(shù)大概為20倍；由于又是高頻信號，選擇芯片必須放大頻帶寬，故選擇AD8009，電流型運放，單增益帶寬可達1GHz。

2.2 混頻和濾波部分

設(shè)計要求輸入頻率測量范圍為1MHz 30MHz，為了防止混頻時產(chǎn)生鏡像干擾，本設(shè)計采用二次混頻，第一次混頻后經(jīng)過濾波器，再進行第二次混頻，變成低頻，再通過一個低頻帶通濾波器。這樣就可以徹底消除鏡像干擾。

第一級混頻器的輸出濾波器中心頻率就必須大于30MHz?？紤]到中頻濾波器的實際選頻特性，取中頻帶通濾波器1的中心頻率為34.3MHz，選擇晶體濾波器，中心頻率為34.3M.由于經(jīng)過濾波器后，幅度會變小，故再經(jīng)過一級放大器放大到峰峰值為2V左右，接著進行第二混頻；第二級固定的本振頻率的選擇與后一級的低頻濾波器有關(guān)，由于第二級是一個中心頻率為20K，3dB帶寬為1k的帶通濾波器，所以第二級振蕩頻率為34.28M。這里第二級的帶通濾波器是選擇MAX274集成濾波器設(shè)計而成的，只需通過改變外接電阻來實現(xiàn)你的中心頻率和帶寬要求，設(shè)計相對簡單。

2.3 本機振蕩器

本設(shè)計采用專用DDS集成芯片AD9852來實現(xiàn)設(shè)計，因為專用DDS芯片集成了眾多數(shù)字部件，這種高度的集成化避免了因分立元件布線造成的信號干擾對系統(tǒng)性能的影響，提高了輸出信噪比，大大降低了功耗，簡化了硬件連接，增加了系統(tǒng)的運行速度和可靠性，同時也大大縮短了開發(fā)周期。

第一級本振信號頻率為34.3~66.3MHz，AD9854片上集成了采樣率高達400MSPS的14位DAC，可以產(chǎn)生高達200MHz的正弦波，利用其數(shù)字可編程功能通過串行I/O口向芯片寫入頻率變化和控制字可靈活的控制其頻率和相位。AD9854內(nèi)部還集成了一個1024×32bit的靜態(tài)RAM，用以支持靈活的跳頻、跳相應(yīng)用，同時還支持用戶定義的線性掃頻操作。芯片還包含了一個高速片上比較器，可用于需要輸出方波的場合。時鐘方面，AD9854內(nèi)部集成了振蕩電路，支持單晶體驅(qū)動和外部時鐘驅(qū)動兩種模式，內(nèi)部還帶鎖相環(huán)可以將外部時鐘倍頻4～20倍提作為系統(tǒng)時鐘，系統(tǒng)時鐘最高可達400MHz。數(shù)字接口可支持通用5V標準。并且具有多芯片同步功能。

2.4 檢波電路

采用傳統(tǒng)的二極管包絡(luò)檢波法。

3 系統(tǒng)調(diào)試及指標測試

3.1 調(diào)試過程

采用分級調(diào)試的方法，先調(diào)試放大器、混頻器、帶通濾波器、本機振蕩等各個模塊都正常工作，其中檢波，A/D,D/A及AD9852模塊需要結(jié)合程序來統(tǒng)調(diào)。緊接著按功能實現(xiàn)進行調(diào)試。首先調(diào)試AD9852，看是否會出現(xiàn)正確的掃頻信號；然后就是混頻器，用信號源輸出一個信號，和9852輸出的信號混頻，用示波器觀察；接下來就是調(diào)試晶體濾波器和帶通濾波器；最后就是檢波和顯示。檢波的調(diào)試先讓9852輸出一個固定的頻率，然后改變信號源的頻率，示波器觀察檢波后的直流量的變化規(guī)律是否正常。分別調(diào)試各個部分最優(yōu)后進行整體調(diào)試。

3.2 測量結(jié)果

表1 測量結(jié)果

測量次數(shù) NO.3 NO.4信號類型 參數(shù) 信號源輸出 測量值 信號源輸出 測量值等幅波 頻率 5M 4.98M 10M 10M調(diào)幅波載波頻率 5M 4.95M 10M 9.98M調(diào)制信號頻率 20k 19.5k 20k 19.8k調(diào)制度 50% 49% 60% 58%調(diào)頻波中心頻率 5M 4.95M 10M 9.90M頻偏 20k 19.4k 20k 19.2k

4 設(shè)計結(jié)果分析

本設(shè)計利用外差原理實現(xiàn)了對信號頻譜分析的功能，覆蓋了1MHz-30MHz的頻譜范圍。應(yīng)用了集成度較高的芯片作為個功能模塊，提高了整個系統(tǒng)的穩(wěn)定性和精度。在設(shè)計中各模塊的設(shè)計都很重要，只有掌握好各種芯片的性能指標，使每級輸入的幅度和頻率都適合才能使他們發(fā)揮最好的效果，并且要注意各級的級聯(lián)，否則會影響整個系統(tǒng)的性能。

[1]童詩白,華成英.模擬電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，2006.

[2]潘松,黃繼業(yè).EDA技術(shù)與VHDL[M].北京：清華大學(xué)出版社，2007.

[3]管致中.電子測量技術(shù)[M].西安：西安電子科技大學(xué)出版社，2004.

[4]李群芳,肖看.單片機原理接口及應(yīng)用[M].北京：清華大學(xué)出版社，2005.