宋長權(quán)，孫 涌

（蘇州大學(xué) 計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院，江蘇 蘇州 215006）

隨著計(jì)算機(jī)技術(shù)的快速發(fā)展，現(xiàn)代工業(yè)測試系統(tǒng)中頻率測試被更多地應(yīng)用到計(jì)算機(jī)測試應(yīng)用中，雖然現(xiàn)在頻率測試精度有了很大提高，但面對高、精、尖的控制系統(tǒng)尤其是具有特殊用途的傳感器中就更加需要準(zhǔn)確、高效、科學(xué)地獲取并分析其頻率測試數(shù)據(jù)。在測試頻率的方法上，人們也越來越多地側(cè)重采用等精度測頻法進(jìn)行頻率測試。

為了克服傳統(tǒng)頻率測量法不能滿足等精度要求的缺點(diǎn)，夏振華提出一種基于FPGA的高速等精度頻率測量系統(tǒng)的設(shè)計(jì)方案，該系統(tǒng)實(shí)現(xiàn)了1 Hz～20 MHz頻率范圍內(nèi)的頻率測量，其測量誤差小于 2×10-6，并且在整個頻率范圍內(nèi)測量精度一致，達(dá)到等精度測量要求[1]。席鵬、李軍等介紹了以CPLD為核心處理芯片的頻率測量系統(tǒng)，在CPLD中設(shè)計(jì)等精度測頻模塊，再由DSP進(jìn)行數(shù)字濾波并將采集值送至雙口RAM以供上位機(jī)讀取。由于采用兩個同步測周期的計(jì)數(shù)器來設(shè)計(jì)數(shù)字頻率計(jì)，解決了傳統(tǒng)頻率計(jì)電路結(jié)構(gòu)復(fù)雜、穩(wěn)定性不能保證的缺點(diǎn)[2]。頻率測量一般是通過對被測信號和標(biāo)準(zhǔn)信號計(jì)數(shù)實(shí)現(xiàn)，因此量化誤差是引起測量誤差的主要原因。戴瑩春、嚴(yán)家明、劉詩斌等在比較分析周期測頻、直接測頻和等精度測頻的誤差后，給出了一種基于FPGA的等精度測頻的Verilog HDL實(shí)現(xiàn)。較之單片機(jī)實(shí)現(xiàn)，該方法具有抗干擾性強(qiáng)、工作穩(wěn)定可靠等特點(diǎn)[3]。包明、趙明福、郭建華等采用FPGA為核心的芯片來實(shí)現(xiàn)頻率測量，不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局限，而且提高了集成度、可靠性和測試速度[4]。

本文正是通過采用等精度測量方法結(jié)合FPGA技術(shù)和計(jì)算機(jī)技術(shù)實(shí)現(xiàn)了某型號傳感器頻率測試系統(tǒng)的多通道高精度測試，使得頻率信號在 5 kHz～500 kHz頻率范圍內(nèi)測量分辨率達(dá)到1 Hz的高精度要求，且其相對誤差小于 2×10-7。

1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

頻率測試系統(tǒng)硬件主要由工業(yè)控制計(jì)算機(jī)、頻率測量數(shù)據(jù)采集卡、頻率測試軟件以及被測設(shè)備等組成，系統(tǒng)總原理框圖如圖1所示。

工業(yè)控制計(jì)算機(jī)機(jī)箱內(nèi)部裝有頻率測量數(shù)據(jù)采集卡，可以實(shí)現(xiàn)掃頻信號的輸出和頻率信號的采集，其主要由FPGA、UART、D/A模塊、信號處理電路和信號調(diào)理電路構(gòu)成。UART采用串行通信，實(shí)現(xiàn)計(jì)算機(jī)與FPGA之間控制信號和數(shù)據(jù)的傳輸。D/A模塊由FPGA控制輸出，采用12 bit高速并行D/A轉(zhuǎn)換器件。信號處理對輸入的頻率信號經(jīng)過隔離保護(hù)、整形、限幅等處理。信號調(diào)理對D/A輸出的信號進(jìn)行濾波處理。

圖1 系統(tǒng)組成原理

2 頻率測量數(shù)據(jù)采集卡設(shè)計(jì)

FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。本文采用等精度測頻法，頻率測量數(shù)據(jù)采集卡中FPGA部分基本設(shè)計(jì)原理方框圖如圖2所示。

圖2 基于FPGA的等精度測頻系統(tǒng)硬件原理方框圖

“頻率”就是周期性信號在單位時間（1 s）內(nèi)變化的次數(shù)。等精度測頻是先給出一個預(yù)置閥門時間，實(shí)際閥門時間不固定，而是在被測信號上跳沿與預(yù)置閥門同步，它的閘門時間不是固定的值，而是被測信號周期的整數(shù)倍，即與被測信號同步，因此，排除了對被測信號計(jì)數(shù)所產(chǎn)生±1 Hz誤差，并且達(dá)到了在整個測試頻段的等精度測量。在測量過程中，有兩個計(jì)數(shù)器分別對標(biāo)準(zhǔn)信號和被測信號同時計(jì)數(shù)。測量頻率的相對誤差與被測信號頻率的大小無關(guān)，僅與閘門時間和標(biāo)準(zhǔn)信號頻率有關(guān)，即實(shí)現(xiàn)了整個測試頻段的等精度測量。閘門時間越長，標(biāo)準(zhǔn)頻率越高，測頻的相對誤差就越小。標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測量精度不變的前提下，提高標(biāo)準(zhǔn)信號頻率，可使閘門時間縮短，即提高測試速度。

F/V還原電壓的計(jì)算公式如下：

V=F×K

其中V為所需還原的電壓參數(shù)，單位：V；F為測得的V/F信號頻率，單位：Hz。F的取值：

當(dāng)頻率 F＞100 kHz時：F=+（F-100 kHz）；

當(dāng)頻率 F＜100 kHz時：F=-（100 kHz-F）。

K為預(yù)設(shè)定（可修改）的參數(shù)，為電壓/頻率轉(zhuǎn)換系數(shù)，單位：V/Hz。

3 軟件實(shí)現(xiàn)結(jié)果驗(yàn)證

測試系統(tǒng)軟件部分包括FPGA和計(jì)算機(jī)測試軟件兩部分，它可以實(shí)現(xiàn)傳感器頻率多通道自動測試。啟動傳感器頻率測試系統(tǒng)對5 kHz～500 kHz的的頻率信號進(jìn)行頻率測量。

采用高精度信號源輸出不同頻率的正弦波信號，經(jīng)過信號調(diào)理電路，整形得到的方波信號提供給FPGA進(jìn)行計(jì)數(shù)測量，將測量結(jié)果與高精度信號源輸出的頻率相比較，計(jì)算其誤差，如表1所示。

表1 頻率輸入測試/驗(yàn)證結(jié)果（單位：kHz）

傳感器頻率多通道自動測試軟件實(shí)現(xiàn)了5 kHz～500 kHz頻率范圍內(nèi)的頻率測試，其輸出精度為±1 Hz、相對誤差小于2×10-7，結(jié)果驗(yàn)證了數(shù)據(jù)完全滿足系統(tǒng)對頻率測試要求，測試數(shù)據(jù)安全可靠，系統(tǒng)運(yùn)行穩(wěn)定。滿足了頻率測量的高精度要求、有效地提高了頻率測試速度、實(shí)現(xiàn)了多通道頻率測量要求。

[1]夏振華.等精度頻率計(jì)的實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2010，18（6）：177-182.

[2]席鵬，李軍，于二軍.基于 DSP和 CPLD的高精度頻率測量系統(tǒng)設(shè)計(jì)[J].航空計(jì)算技術(shù)，2010，40（2）：114-116，3.

[3]戴瑩春，嚴(yán)家明，劉詩斌，等.基于 FPGA的等精度測頻模塊的研究與實(shí)現(xiàn)[J].彈箭與制導(dǎo)學(xué)報(bào)，2006，26（1）：623-625.

[4]包明，趙明福，郭建華.基于FPGA的高速精度頻率測量的研究[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2003（2）：134-137.