尹曉慧，陳 勁，張寶菊，王 為

（天津師范大學(xué) 物理與電子信息學(xué)院，天津 300387）

低頻數(shù)字式相位測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

尹曉慧，陳 勁，張寶菊，王 為

（天津師范大學(xué) 物理與電子信息學(xué)院，天津 300387）

基于過零檢測(cè)法，以微控制器ATmega128和可編程邏輯器件EPM1270為核心，設(shè)計(jì)并實(shí)現(xiàn)了對(duì)雙路同頻低頻信號(hào)的相位差和頻率進(jìn)行測(cè)量的系統(tǒng).在一個(gè)可編程邏輯器件（Complex Programmable Logic Device，CPLD）內(nèi)實(shí)現(xiàn)了數(shù)字式相位差和頻率的數(shù)據(jù)采集，簡(jiǎn)化了系統(tǒng)設(shè)計(jì).系統(tǒng)可以對(duì)200 Hz～10 k Hz頻率范圍內(nèi)的信號(hào)進(jìn)行相對(duì)精確的測(cè)量，與傳統(tǒng)相位測(cè)量?jī)x相比，具有硬件電路簡(jiǎn)單、測(cè)量速度快和易于實(shí)現(xiàn)等優(yōu)點(diǎn).

相位測(cè)量；頻率測(cè)量；CPLD；微控制器；液晶顯示

在電子測(cè)量技術(shù)中，相位測(cè)量是最基本的測(cè)量手段之一，相位測(cè)量?jī)x是電子領(lǐng)域的常用儀器.隨著相位測(cè)量技術(shù)廣泛應(yīng)用于國(guó)防、科研和生產(chǎn)等各個(gè)領(lǐng)域，對(duì)相位測(cè)量的要求也逐步向高精度、高智能化方向發(fā)展.在低頻范圍內(nèi)，相位測(cè)量在電力和機(jī)械等部門具有非常重要的意義［1］，目前相位測(cè)量主要運(yùn)用等精度測(cè)頻和鎖相環(huán)（Phase Locked Loop，PLL）測(cè)相等方法.研究發(fā)現(xiàn)，等精度測(cè)頻法具有在整個(gè)測(cè)頻范圍內(nèi)保持恒定高精度的特點(diǎn)，但該原理不能用于測(cè)量相位［2］.PLL測(cè)相可以實(shí)現(xiàn)等精度測(cè)相，但電路調(diào)試較復(fù)雜.因此，本研究選擇直接測(cè)相法作為低頻測(cè)相儀的測(cè)試方法.對(duì)于低頻相位的測(cè)量，使用傳統(tǒng)的模擬指針式儀表顯然不能滿足所需的精度要求，隨著電子技術(shù)和微機(jī)技術(shù)的發(fā)展，數(shù)字式儀表因其高精度的測(cè)量分辨率以及高度智能化、直觀化的特點(diǎn)得到越來越廣泛的應(yīng)用因此，本研究設(shè)計(jì)并實(shí)現(xiàn)了以CPLD和微控制器（Micro Control Unit，MCU）為核心的低頻數(shù)字式相位測(cè)量?jī)x.

1 相位測(cè)量

相位差測(cè)量的基本原理有3種：對(duì)信號(hào)波形的變換比較、對(duì)傅氏級(jí)數(shù)的運(yùn)算和對(duì)三角函數(shù)的運(yùn)算［2－3］.3種原理分別對(duì)應(yīng)過零檢測(cè)法、倍乘法和矢量法3種測(cè)量相位差的方法.

過零點(diǎn)檢測(cè)法是一種將相位測(cè)量變?yōu)闀r(shí)間測(cè)量的方法，其原理是將基準(zhǔn)信號(hào)的過零時(shí)刻與被測(cè)信號(hào)的過零時(shí)刻進(jìn)行比較，由二者之間的時(shí)間間隔與被測(cè)信號(hào)周期的比值推算出兩信號(hào)之間的相位差.這種方法的特點(diǎn)是電路簡(jiǎn)單，且對(duì)啟動(dòng)采樣電路要求不高，同時(shí)還具有測(cè)量分辨率高、線性好和易數(shù)字化等優(yōu)點(diǎn).

任何一個(gè)周期函數(shù)都可以用傅氏級(jí)數(shù)表示，即用正弦函數(shù)和余弦函數(shù)構(gòu)成的無窮級(jí)數(shù)來表示，倍乘法測(cè)量相位差所用的運(yùn)算器是一個(gè)乘法器，2個(gè)信號(hào)是頻率相同的正弦函數(shù)，相位差為φ，運(yùn)算結(jié)果經(jīng)過一個(gè)積分電路，可以得到一個(gè)直流電壓V＝kcosφ，電路的輸出和被測(cè)信號(hào)相位差的余弦成比例，因此其測(cè)量范圍在45°以內(nèi)，為使測(cè)量范圍擴(kuò)展到360°，需要附加一些電路才可以實(shí)現(xiàn).倍乘法由于應(yīng)用了積分環(huán)節(jié)，可以濾掉信號(hào)波形中的高次諧波，有效抑制了諧波對(duì)測(cè)量準(zhǔn)確度的影響.

任何一個(gè)正弦函數(shù)都可以用矢量來表示，如各個(gè)正弦信號(hào)幅度相等、頻率相同，運(yùn)算器運(yùn)用減法器合成得到矢量的模V＝2Esinφ／2.矢量法用于測(cè)量小角度范圍時(shí)，靈敏度較好，可行度也較高；但在180°附近靈敏度降低，讀數(shù)困難且不準(zhǔn)確.由于系統(tǒng)輸出為一余弦或正弦函數(shù)，因此這種方法適用于較寬的頻帶范圍［1］.

上述3種測(cè)量相位的方法各有優(yōu)勢(shì)，從測(cè)量范圍、靈敏度、準(zhǔn)確度、頻率特性和諧波的敏感性等技術(shù)指標(biāo)來看，過零檢測(cè)法的輸出正比于相位差的脈沖數(shù)，且易于實(shí)現(xiàn)數(shù)字化和自動(dòng)化，故本研究采用過零檢測(cè)法.

2 頻率測(cè)量

采用過零檢測(cè)法需要對(duì)被測(cè)信號(hào)的周期進(jìn)行測(cè)量，由于信號(hào)的周期與頻率之間呈倒數(shù)關(guān)系，本研究采用測(cè)量被測(cè)信號(hào)頻率的方法實(shí)現(xiàn)對(duì)其周期的測(cè)量.頻率測(cè)量的方法很多，可分為2大類：第1類是單位時(shí)間內(nèi)測(cè)量脈沖周期的方法，這種方法的優(yōu)勢(shì)是能夠用標(biāo)準(zhǔn)的基準(zhǔn)單位時(shí)間對(duì)被測(cè)信號(hào)時(shí)鐘進(jìn)行脈沖測(cè)量，簡(jiǎn)單方便，容易實(shí)現(xiàn)，但是由于使用了基準(zhǔn)的單位時(shí)間，所以測(cè)量脈沖時(shí)，如果被測(cè)信號(hào)的周期接近基準(zhǔn)時(shí)鐘的周期，測(cè)量的準(zhǔn)確度就會(huì)下降，精度難以得到保障，所以這種方法只適合于測(cè)量高頻信號(hào)，或者說這種方法只適合于基準(zhǔn)時(shí)鐘周期比被測(cè)信號(hào)周期大得多的情況；第2類測(cè)量方法是使用高頻時(shí)鐘對(duì)被測(cè)信號(hào)的單個(gè)時(shí)鐘周期進(jìn)行高頻計(jì)數(shù)，這種方法的優(yōu)點(diǎn)是使用高頻時(shí)鐘對(duì)被測(cè)信號(hào)的單個(gè)時(shí)鐘周期進(jìn)行高頻計(jì)數(shù)可以在一個(gè)被測(cè)信號(hào)周期內(nèi)完成對(duì)頻率的測(cè)量，對(duì)于低頻被測(cè)信號(hào)具有較高的精度，但設(shè)計(jì)較為復(fù)雜.本研究所涉及的頻率測(cè)量范圍為200 Hz～10 k Hz，屬于低頻信號(hào)，因此可以采用高頻時(shí)鐘的方法對(duì)頻率進(jìn)行測(cè)量.

每種測(cè)量方法均存在2種具體的測(cè)量手段：一種是利用專用頻率計(jì)模塊來測(cè)量頻率，如ICM7216芯片，其內(nèi)部自帶放大整形電路可以直接輸入正弦信號(hào)，外部振蕩電路部分選用由一塊高精度晶振和2個(gè)低溫度系數(shù)電容構(gòu)成的10 MHz振蕩電路，其轉(zhuǎn)換開關(guān)具有0.01 s、0.1 s、1 s和10 s共4種閘門時(shí)間，量程可以自動(dòng)切換，待計(jì)數(shù)過程結(jié)束時(shí)顯示測(cè)頻結(jié)果；另一種方法是利用CPLD和MCU來實(shí)現(xiàn)頻率的測(cè)量，將被測(cè)信號(hào)通過模擬電路轉(zhuǎn)換為方波信號(hào)輸入EPM1270的某一I／O端口，在CPLD內(nèi)部實(shí)現(xiàn)頻率的采集，最后將計(jì)數(shù)值送入MCU處理并輸出至液晶予以顯示.比較2種測(cè)量手段，利用實(shí)驗(yàn)室現(xiàn)有條件，本研究采用CPLD和MCU實(shí)現(xiàn)對(duì)被測(cè)信號(hào)頻率的測(cè)量.利用單片機(jī)控制計(jì)數(shù)器工作，硬件簡(jiǎn)單且頻率測(cè)量精度高，這是目前較為成熟的一種高精度測(cè)頻方案.

3 方案設(shè)計(jì)

3.1 系統(tǒng)方案設(shè)計(jì)

系統(tǒng)的設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)雙路同頻率正弦波信號(hào)相位差和頻率的測(cè)量.本研究采用數(shù)字鑒相技術(shù)在保持模擬式相位測(cè)試優(yōu)勢(shì)的同時(shí)，提出并實(shí)現(xiàn)了一種基于CPLD的低頻數(shù)字式相位測(cè)試儀.該系統(tǒng)主要由數(shù)據(jù)采集電路、數(shù)據(jù)運(yùn)算控制電路和數(shù)據(jù)顯示電路3部分構(gòu)成，采用CPLD和AVR單片機(jī)相結(jié)合構(gòu)成整個(gè)系統(tǒng)的測(cè)控整體.CPLD主要負(fù)責(zé)數(shù)據(jù)采集，單片機(jī)負(fù)責(zé)讀取CPLD采集的數(shù)據(jù)，再根據(jù)這些數(shù)據(jù)作出相應(yīng)計(jì)算，并通過液晶將結(jié)果顯示出來.系統(tǒng)在保持模擬式相位測(cè)試優(yōu)點(diǎn)的同時(shí)，具有抗干擾能力強(qiáng)、外圍電路簡(jiǎn)單和易于實(shí)現(xiàn)等優(yōu)點(diǎn)［4－5］.

測(cè)量相位差的具體方法為：先通過比較電路將兩路同頻率正弦信號(hào)分別轉(zhuǎn)換為相應(yīng)的脈沖信號(hào)將其中一路信號(hào)直接送入D觸發(fā)器，作為觸發(fā)信號(hào)；另一路信號(hào)通過反相器取反后與復(fù)位信號(hào)相與，將得到的結(jié)果送入D觸發(fā)器的清零端，由D觸發(fā)器輸出一脈沖信號(hào)，此脈沖波形的脈寬為t，經(jīng)過微處理器進(jìn)行相應(yīng)計(jì)算處理后得到兩信號(hào)的相位差［6－7］.

設(shè)計(jì)中頻率測(cè)量的具體方法是：被測(cè)信號(hào)轉(zhuǎn)換后形成脈沖信號(hào)，利用其上升沿觸發(fā)計(jì)數(shù)器對(duì)基準(zhǔn)時(shí)鐘開始計(jì)數(shù)，處于下降沿時(shí)則停止計(jì)數(shù)，所得計(jì)數(shù)為N，利用t＝N×T／2，f＝1／t，其中T為所用晶振的時(shí)鐘周期，利用單片機(jī)系統(tǒng)編程實(shí)現(xiàn)該運(yùn)算式，即可求得頻率，并將運(yùn)算結(jié)果送液晶顯示.系統(tǒng)的原理框圖如圖1所示.

圖1 系統(tǒng)設(shè)計(jì)框圖Fig.1 System design diagram

3.2 硬件設(shè)計(jì)

3.2.1 模擬部分

模擬電路部分要將同頻率的兩路正弦信號(hào)轉(zhuǎn)換為方波輸出，電路采用電壓比較器LM393.LM393內(nèi)有2個(gè)電壓比較器，兩路信號(hào)分別接2個(gè)比較器同相輸入端，將反相輸入端接地，即構(gòu)成過零比較電路.

前級(jí)的射隨器采用LM353，其作用是提高輸入阻抗，提高負(fù)載.過零比較器使用芯片LM393來實(shí)現(xiàn)，該芯片性能較好，能夠有效提取正弦波的過零點(diǎn).選擇使用過零點(diǎn)這種判斷方法是因?yàn)檎也ㄔ谶^零點(diǎn)的時(shí)候，斜率具有極大值，即使兩列正弦波幅度略有不同，也不會(huì)對(duì)測(cè)量結(jié)果造成過大影響，所以芯片上輸出口的上拉電阻主要用于控制高低電平輸出的大小.

圖2和圖3分別是A、B兩路同頻率正弦信號(hào)經(jīng)過模擬電路轉(zhuǎn)化為方波的電路圖，其中W31和W32同時(shí)接通時(shí)構(gòu)成跟隨器，W32和W34同時(shí)接通時(shí)構(gòu)成比例放大器.

圖2 A路信號(hào)的轉(zhuǎn)換電路圖Fig.2 Signal conversion circuit of A path

圖3 B路信號(hào)的轉(zhuǎn)換電路圖Fig.3 Signal coversion circuit of B path

3.2.2 部分參數(shù)選擇

整個(gè)電路設(shè)計(jì)中，參數(shù)的選取至關(guān)重要，CPLD中計(jì)數(shù)器的時(shí)鐘頻率要選擇恰當(dāng)，時(shí)鐘的脈寬要保證輸入方波信號(hào)的高電平時(shí)間Δt最小時(shí)存在計(jì)數(shù)值，即系統(tǒng)能夠采集Δt最小時(shí)的輸入信號(hào)；同時(shí)，還要保證Δt最大時(shí)，計(jì)數(shù)器存在計(jì)數(shù)值，即能夠采集到最大的相位差360°.根據(jù)相位誤差范圍的要求，計(jì)算 Δφ＝Δt／T×360°＝0.5°，當(dāng)T＝10 k Hz時(shí)，Δt＝0.139μs，分頻系數(shù)＝0.139／0.05＝2.78，故本設(shè)計(jì)采用2分頻.由于AVR單片機(jī)數(shù)據(jù)位的限制，最終得到下限頻率取200 Hz，此時(shí)，系統(tǒng)測(cè)量的展伸不確定度范圍符合設(shè)計(jì)要求.

3.3 軟件設(shè)計(jì)

系統(tǒng)的軟件設(shè)計(jì)流程圖如圖4所示.

圖4 系統(tǒng)軟件流程圖Fig.4 Flow chart of software system

4 測(cè)試結(jié)果與分析

本研究使用模塊化的設(shè)計(jì)方法，所以軟件模塊和硬件模塊均首先各自獨(dú)立進(jìn)行調(diào)試，獨(dú)立調(diào)試通過后，再進(jìn)行系統(tǒng)的軟硬件綜合調(diào)試.

在調(diào)試輸入波形整形模塊時(shí)，首先檢查該模塊所有芯片的工作電壓是否正常，調(diào)整工作電壓后，再測(cè)試射隨器的輸出電壓，如果其輸出電壓正常，則測(cè)試過零比較器的輸出端，看其電壓是否正常；如果不正常，可以稍微調(diào)整負(fù)載電阻，使其輸出電壓正常.實(shí)驗(yàn)所得數(shù)據(jù)均為正常情況下于實(shí)驗(yàn)室中測(cè)試得出，測(cè)試結(jié)果如表1所示.由表1數(shù)據(jù)可知，系統(tǒng)可以測(cè)量一定頻率范圍內(nèi)2個(gè)同頻正弦信號(hào)之間的相位差，并能達(dá)到穩(wěn)定的測(cè)量精度（理論推算為0.5°，實(shí)際可達(dá)±3°）.

表1 系統(tǒng)所測(cè)頻率和相位差值Tab.1 Frequency and phase measured by this design

測(cè)試結(jié)果存在的誤差來源于所選基準(zhǔn)時(shí)鐘的準(zhǔn)確性以及采用軟件計(jì)數(shù)存在一定的延時(shí).在實(shí)際應(yīng)用中，CPLD可采用更高的晶振頻率來增加頻率的測(cè)量范圍，并提高測(cè)量精度.

5 結(jié)論

本研究以微控制器ATmega 128和可編程邏輯器件EPM1270為核心，將單片機(jī)控制技術(shù)和電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation，EDA應(yīng)用技術(shù)有機(jī)結(jié)合在一起，完成了低頻數(shù)字式相位測(cè)試儀的設(shè)計(jì)與制作.由于可編程邏輯器件可以完成較大且較為復(fù)雜的邏輯處理任務(wù)，而且它靈活方便，易于移植，可通用性強(qiáng)，因此系統(tǒng)主要的邏輯功能均在可編程邏輯器件內(nèi)部完成.本研究所設(shè)計(jì)的低頻數(shù)字式相位測(cè)試儀采用CPLD，外圍電路較為簡(jiǎn)單，工作可靠，電路調(diào)試和維護(hù)簡(jiǎn)單易行.

［1］ 田秀豐，何繼愛，李敏.低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)［J］無線電通信技術(shù)，2008（2）：55－61.

［2］ 陳明杰.低頻數(shù)字相位（頻率）測(cè)量的CPLD實(shí)現(xiàn)［J］.微計(jì)算機(jī)信息，2008，24（32）：224－225.

［3］ 繆曉中.基于MCU＋CPLD的相位差和頻率的測(cè)量方法研究及實(shí)現(xiàn)［J］.國(guó)外電子元器件，2008（7）：10－12.

［4］ 姚遠(yuǎn)，王麗婷，郭佳靜.低頻數(shù)字式相位測(cè)量?jī)x［J］.電子世界，2004（5）：39－41.

［5］ 潘洪明，鄒立華，方燕紅.同頻正弦信號(hào)間相位差測(cè)量的設(shè)計(jì)［J］.電子工程師，2003，29（3）：41－42.

［6］ 歐冰潔，段發(fā)階.超聲波隧道風(fēng)速測(cè)量技術(shù)研究［J］.傳感技術(shù)學(xué)報(bào)，2008，21（10）：1804－1807.

［7］ 車驚春，韓曉東.Protel DXP印制電路板設(shè)計(jì)指南［M］.北京：中國(guó)鐵道出版社，2004：94－110.

［8］ 龍騰科技.Protel DXP循序漸進(jìn)教程［M］.北京：科學(xué)出版社，2005：22－52.

Design and realization of low－frequency digital phase measuring apparatus

YINXiao－h(huán)ui，CHENJin，ZHANGBao－ju，WANGWei

（College of Physics and Electronic Information Science，Tianjin Normal University，Tianjin 300387，China）

Based on the principle of zero－crossing，taking microcontroller ATmega128 and complex programmable logic device（CPLD）EPM1270 as the core，a system used for measuring the two－circuit frequency and low－frequency signal phase difference and the frequency of the measured signal is designed and realized.The data acquisition of the digital phase difference and the frequency is carried out in a piece of CPLD chip，and the system design is simplified.The system can measure the signal of frequency range of 200 Hz－10 k Hz.Compared with the traditional phase meter，the system has the advantages of simple hardware circuit，rapid speed and easy realization.

phase measurement；frequency measurement；CPLD；MCU；LCD display

TM932

A

1671－1114（2012）01－0039－04

2011－09－04

天津市自然科學(xué)基金資助項(xiàng)目（10JCYBJC00400）；天津市高等學(xué)?？萍及l(fā)展基金資助項(xiàng)目（52J10013）

尹曉慧（1987—），女，碩士研究生.

陳 勁（1976—），男，講師，主要從事測(cè)控技術(shù)和系統(tǒng)以及光電及聲學(xué)檢測(cè)技術(shù)方面的研究.

（責(zé)任編校 紀(jì)翠榮