龐業(yè)勇，劉德龍，王曉龍，彭喜元

(哈爾濱工業(yè)大學(xué)自動(dòng)化測(cè)試與控制研究所，黑龍江哈爾濱 150080)

0 引言

導(dǎo)彈的“模飛”測(cè)試是利用慣性測(cè)量組合(包括加速度計(jì)和陀螺)模擬彈載信息處理系統(tǒng)真實(shí)飛行時(shí)的輸出信號(hào)，從而實(shí)現(xiàn)對(duì)加速度和角速度的模擬［1］。由于模擬飛行測(cè)試是在地面實(shí)驗(yàn)室條件下完成的，因此其具有安全、可靠、可多次重復(fù)、不受氣候氣象條件和場(chǎng)地空間限制等優(yōu)點(diǎn)，特別是可以無(wú)風(fēng)險(xiǎn)地對(duì)彈載信息處理系統(tǒng)進(jìn)行故障測(cè)試［2］。

目前“模飛”系統(tǒng)普遍采用的設(shè)計(jì)方法是通過(guò)電纜與彈載信息處理系統(tǒng)相連，模擬飛行時(shí)各個(gè)設(shè)備與彈載信息處理器的信息交互過(guò)程。測(cè)試過(guò)程中模飛系統(tǒng)向彈載信息處理系統(tǒng)實(shí)時(shí)發(fā)送模擬飛行控制信號(hào)，彈載信息處理系統(tǒng)據(jù)此完成飛行時(shí)的各狀態(tài)控制，從而實(shí)現(xiàn)彈載信息處理系統(tǒng)所有硬件同路和功能模塊工作狀態(tài)正確性檢查。檢查項(xiàng)目包括硬件連接、電氣接口連接、功能模塊、設(shè)備組合、軟件流程、系統(tǒng)整體性能等功能的檢查，同時(shí)檢查整個(gè)軟件系統(tǒng)工作的正確性和穩(wěn)定性。

隨著導(dǎo)彈向小型化、精確化、軟件化和智能化方向發(fā)展，彈載信息處理系統(tǒng)性能也不斷發(fā)展，在彈載信息處理系統(tǒng)研制過(guò)程中的閉環(huán)模飛測(cè)試是一項(xiàng)十分重要的工作，貫穿整個(gè)研制過(guò)程。本文針對(duì)研制體積輕便于運(yùn)輸、運(yùn)行可靠、易于操作、閉環(huán)實(shí)時(shí)測(cè)試性能較好的模飛系統(tǒng)展開相關(guān)設(shè)計(jì)工作。

1 閉環(huán)模飛系統(tǒng)總體方案設(shè)計(jì)

如圖1所示，閉環(huán)模飛系統(tǒng)工作平臺(tái)為便攜式計(jì)算機(jī)和測(cè)試計(jì)算機(jī)，通過(guò)AC-DC電源模塊為彈載信息處理系統(tǒng)供電，便攜計(jì)算機(jī)的功能模塊A、功能模塊B、功能模塊C、功能模塊D、功能模塊E設(shè)備插入便攜機(jī)的PCI插槽，功能模塊F設(shè)備插入測(cè)試計(jì)算機(jī)中的PCI插槽，按時(shí)序和幀格式約定與彈載信息處理系統(tǒng)進(jìn)行數(shù)據(jù)和控制量的通訊，并在通用計(jì)算機(jī)上進(jìn)行數(shù)據(jù)和控制量的保存與顯示，其結(jié)構(gòu)如圖1所示。閉環(huán)模飛系統(tǒng)采用PCI總線作為I/O總線，PCI總線具有較高的傳輸速率(理論傳輸速度可以達(dá)到132 MByte/s)，支持32位處理器，支持DMA，即插即用等優(yōu)勢(shì)［3］。PCI總線為在測(cè)試系統(tǒng)中應(yīng)用便攜式計(jì)算機(jī)和測(cè)試計(jì)算機(jī)以實(shí)現(xiàn)測(cè)試系統(tǒng)輕小化提供了很好的途徑。

供電系統(tǒng)為彈載信息處理系統(tǒng)提供+27 V電源供電，輸出3路電源，采用同一電源按照時(shí)序?yàn)椴煌考峁╇娫础?/p>

通訊模塊A，硬件電路采用同步半雙工穿行RS-485接口，傳輸速率為2 Mbit/s，采用FPGA作為主控制器實(shí)現(xiàn)HDLC通訊協(xié)議，控制功能模塊A向彈上信息處理器發(fā)送控制命令，接受彈上信息處理器回送的應(yīng)答命令和相關(guān)參數(shù)，并對(duì)應(yīng)答命令進(jìn)行處理，對(duì)下傳數(shù)據(jù)進(jìn)行處理，在特定時(shí)間內(nèi)再送給彈載信息處理系統(tǒng)。

圖1 閉環(huán)模飛系統(tǒng)組成框圖Fig.1 Block diagram of closed loop flight system

數(shù)據(jù)采集模塊B，采用FPGA+AD芯片模式，在此模塊上加入遙測(cè)量部分。在FPGA內(nèi)實(shí)現(xiàn)AD控制邏輯，實(shí)現(xiàn)4路舵指令的接收并在液晶數(shù)碼顯示器上顯示，遙測(cè)量部分實(shí)現(xiàn)彈載信息處理系統(tǒng)敏感元件組合的溫度補(bǔ)償和誤差補(bǔ)償。

輸入輸出開關(guān)量模塊C，采用FPGA+集成芯片模式，實(shí)現(xiàn)彈載信息處理系統(tǒng)所有I/O脈沖開關(guān)量進(jìn)行模擬和測(cè)試，并對(duì)內(nèi)部計(jì)算機(jī)組合輸出的備份點(diǎn)火進(jìn)行測(cè)試。

1553B模塊D，符合GJB289A－1997數(shù)字式時(shí)分指令響應(yīng)型多路傳輸數(shù)據(jù)總線標(biāo)準(zhǔn)，實(shí)現(xiàn)總線控制器(BC)和總線監(jiān)視器(MT)功能，此時(shí)彈上信息處理器實(shí)現(xiàn)遠(yuǎn)程終端(RT)功能。

數(shù)據(jù)傳輸模塊E和F用于數(shù)據(jù)通信，硬件電路采用LVDS接口，傳送速率為100 Mbit/s，采用FPGA作為主控制器實(shí)現(xiàn)UART通訊協(xié)議，實(shí)現(xiàn)便攜式計(jì)算機(jī)和測(cè)試計(jì)算機(jī)之間的通訊，用來(lái)傳輸實(shí)現(xiàn)閉環(huán)模飛測(cè)試的控制命令實(shí)現(xiàn)閉環(huán)模飛的測(cè)試和系統(tǒng)下傳的用于顯示在測(cè)試計(jì)算機(jī)上的數(shù)據(jù)。

為了保證便攜式計(jì)算機(jī)對(duì)模飛系統(tǒng)輸入輸出數(shù)據(jù)處理在閉環(huán)系統(tǒng)的高實(shí)時(shí)性，在便攜式計(jì)算機(jī)內(nèi)采用VxWorks實(shí)時(shí)操作系統(tǒng)，并且各個(gè)功能模塊均采用PCI總線DMA方式實(shí)現(xiàn)控制計(jì)算機(jī)與各個(gè)功能模塊之間的高速數(shù)據(jù)交互。

2 閉環(huán)模飛系統(tǒng)硬件電路設(shè)計(jì)

根據(jù)閉環(huán)模飛系統(tǒng)設(shè)計(jì)需求，其硬件電路主要應(yīng)包括PCI總線接口電路、RS－485通訊接口電路、LVDS通訊接口電路、1553B通訊接口電路、數(shù)據(jù)采集電路、存儲(chǔ)電路和輸入輸出開關(guān)量電路幾個(gè)部分組成。

在閉環(huán)模飛系統(tǒng)設(shè)計(jì)中，各個(gè)PCI總線功能模塊設(shè)備均采用IP核在FPGA內(nèi)部實(shí)現(xiàn)PCI總線控制器的功能。IP核采用ALTERA公司Quartus II提供的PCI Components核，它支持PCI雙地址周期，地址空間高達(dá)4 GB;2個(gè)獨(dú)立的DMA通道;本地總線采用的工作模式為C模式，支持非復(fù)用的32位局部總線操作。另外，還能通過(guò)PCI的DMA方式實(shí)現(xiàn)計(jì)算機(jī)與閉環(huán)模飛系統(tǒng)各個(gè)功能模塊之間的高速數(shù)據(jù)傳輸。DMA讀寫速度均可達(dá)到100 Mbyte/s，這為閉環(huán)模飛系統(tǒng)實(shí)現(xiàn)實(shí)時(shí)高效地?cái)?shù)據(jù)處理、存儲(chǔ)和處理結(jié)果顯示提供了有效地保證。

2.1 RS－485串行通訊接口電路

閉環(huán)模飛系統(tǒng)中，RS－485串行通訊接口電路設(shè)計(jì)如圖2所示。RS－485串行通訊接口電路包括隔離電路，實(shí)現(xiàn)通訊接口和內(nèi)部電器接口的隔離;DC－DC轉(zhuǎn)換器，實(shí)現(xiàn)為通訊接口和內(nèi)部的功能電路提供所需的隔離供電電源;RS－485電氣接口芯片驅(qū)動(dòng)電路，實(shí)現(xiàn)TTL邏輯電平和RS－485電平之間的轉(zhuǎn)換。

圖2 RS－485串行通訊接口電路原理框圖Fig．2 RS －485 serial communication circuit diagram

RS－485串行通訊接口電路設(shè)計(jì)中采用IL485作為RS－485接口的電平轉(zhuǎn)換芯片。該芯片內(nèi)部集成磁耦，隔離電壓2 500 V(1min)，最快傳輸速率為35 Mbit/s，能夠很好地滿足設(shè)計(jì)需求分析中提到的2 Mbit/s的串行通訊速率。此外，在RS－485串行通訊接口電路的設(shè)計(jì)中為了抑制電路中的信號(hào)反射，采用在通訊線纜的開始端和末端各并接一個(gè)120 Ω的電阻。另外，在RS－485串行通訊接口電路的設(shè)計(jì)中還采用了總線偏置方案對(duì)RS－485通訊接口進(jìn)行失效保護(hù)，即在差分傳輸線上各增加一個(gè)l kΩ電阻，將差分正端信號(hào)上拉到電源，將差分負(fù)端信號(hào)下拉到信號(hào)地，使總線在空閑或開路時(shí)穩(wěn)定［4］。

2.2 LVDS高速串行通訊接口電路

數(shù)據(jù)傳輸模塊是為測(cè)試計(jì)算機(jī)與便攜式機(jī)箱通訊所設(shè)計(jì)的特殊通訊接口，為了保證通訊的高速和實(shí)時(shí)性，通訊接口的選擇是至關(guān)重要的，這里采用LVDS(low voltage differential signal)通訊接口，LVDS最初應(yīng)用于視頻信號(hào)傳輸，并逐漸成為工業(yè)標(biāo)準(zhǔn)，單路數(shù)據(jù)傳輸速度可達(dá)655 Mbit/s，理論上，在一個(gè)無(wú)衰耗的傳輸線上，LVDS的最高傳輸速率可達(dá)1．932 Gbit/s［5］。

本測(cè)試系統(tǒng)采用多路并行的LVDS接口實(shí)現(xiàn)測(cè)試計(jì)算機(jī)與專用測(cè)試接口的數(shù)據(jù)交互，同時(shí)采用專用傳輸 LVDS信號(hào)的電纜和接口，可以實(shí)現(xiàn)90 Mbyte/s數(shù)據(jù)傳輸?shù)募夹g(shù)指標(biāo)。LVDS數(shù)據(jù)傳輸與控制模塊在硬件實(shí)現(xiàn)上分為PCI接口、數(shù)據(jù)傳輸邏輯控制、片上緩存、LVDS驅(qū)動(dòng)接口電路幾個(gè)部分，如圖3所示。

圖3 LVDS數(shù)據(jù)傳輸與控制模塊原理框圖Fig.3 LVDS data transmission and control module

2．3 1553B 通訊接口

1553B總線是在20世紀(jì)70年代末為適應(yīng)飛機(jī)的發(fā)展由美國(guó)提出的飛機(jī)內(nèi)部電子系統(tǒng)聯(lián)網(wǎng)的標(biāo)準(zhǔn)，由于它的高可靠性和靈活性，使其在航空航天以及軍事工業(yè)中得到廣泛的應(yīng)用［6］。

1553B總線具有高的可靠性和較好的實(shí)時(shí)性，對(duì)于一些數(shù)據(jù)通信種類多、數(shù)據(jù)量大、實(shí)時(shí)性要求較高、網(wǎng)絡(luò)節(jié)點(diǎn)少的系統(tǒng)，1553B總線比現(xiàn)有的絕大多數(shù)總線更具有性能優(yōu)勢(shì)。

本設(shè)計(jì)中采用外購(gòu)1553B板卡實(shí)現(xiàn)設(shè)計(jì)需求中的1553B通訊。外購(gòu)板卡為Alta公司的多通道PCI－1553B板卡，其主要特性有:具有雙冗余MIL－STD－1553的通道;雙通道(BC/MT或RT/MT)或者全部功能(BC/RT/MT)等。

2．4 數(shù)據(jù)采集接口

測(cè)試系統(tǒng)數(shù)據(jù)采集接口包括信號(hào)隔離電路信號(hào)采集電路。信號(hào)隔離電路實(shí)現(xiàn)被測(cè)模擬信號(hào)和ADC采樣信號(hào)的隔離，輸入信號(hào)在差分端接入，AD202實(shí)現(xiàn)輸入信號(hào)、電源、輸出信號(hào)三者相互隔離，在輸出端重現(xiàn)輸入信號(hào)。

數(shù)據(jù)采集電路采用AD7864，該芯片典型功耗為90 mW，積分非線性誤差為±1 LSB，最大滿量程誤差為±0．024%，在－40～85℃的溫度范圍內(nèi)具有12位分辨率，最高采樣率可達(dá)500 000次/s，具有4個(gè)模擬通道，輸入電壓范圍為－5～5 V，0～10 V和－10～10 V 3種可選。整個(gè)數(shù)據(jù)采集系統(tǒng)框圖如圖4所示。

圖4 數(shù)據(jù)采集接口電路原理框圖Fig．4 Data acquisition module function diagram

2.5 存儲(chǔ)電路設(shè)計(jì)

閉環(huán)模飛系統(tǒng)的所有功能板卡都要通過(guò)存儲(chǔ)電路實(shí)現(xiàn)對(duì)接受數(shù)據(jù)和發(fā)送數(shù)據(jù)的存儲(chǔ)。在本次設(shè)計(jì)中采用SDRAM作為存儲(chǔ)器。SDRAM是利用場(chǎng)效應(yīng)管的柵極對(duì)其襯底間的分布電容來(lái)保存信息，以電容端電壓的高低來(lái)表示“1”和“0”。它具有功耗低，集成度高，存儲(chǔ)容量大，工作速度較快，價(jià)格較低等優(yōu)點(diǎn)。

2.6 開關(guān)量I/O電路設(shè)計(jì)

PCI總線開關(guān)量模塊在硬件設(shè)計(jì)上包括PCI總線接口電路、開關(guān)量輸入電路、開關(guān)量輸出電路，如圖5所示。

圖5 開關(guān)量接口電路框圖Fig.5 IO function interface circuit diagram

在光耦的正輸入端加一個(gè)限流電阻，將外部信號(hào)的輸入接口與內(nèi)部電氣接口進(jìn)行隔離，增強(qiáng)其內(nèi)部抗干擾能力。輸出開關(guān)量采用FPGA控制其輸出時(shí)序，然后通過(guò)大功率達(dá)靈頓管MCl413將FPGA輸出的信號(hào)進(jìn)行放大，使輸出開關(guān)量能夠產(chǎn)生足夠大的驅(qū)動(dòng)電流，其中MCl413的輸出端與電源之間要接一個(gè)上拉電阻。

3 閉環(huán)模飛系統(tǒng)軟件的設(shè)計(jì)與實(shí)現(xiàn)

測(cè)試系統(tǒng)軟件設(shè)計(jì)方面，采用WinDriver開發(fā)測(cè)試計(jì)算機(jī)PCI設(shè)備的驅(qū)動(dòng)程序，在便攜式計(jì)算機(jī)內(nèi)VxWorks提供了對(duì)PCI設(shè)備的驅(qū)動(dòng)程序，從而實(shí)現(xiàn)對(duì)PCI總線功能模塊設(shè)備的操作。便攜式計(jì)算機(jī)內(nèi)部各部分功能模塊的功能軟件和測(cè)試計(jì)算機(jī)模飛系統(tǒng)的綜合測(cè)試軟件分別采用Tornado和VC++作為開發(fā)平臺(tái)，設(shè)計(jì)模飛系統(tǒng)的操作界面而實(shí)現(xiàn)對(duì)模飛系統(tǒng)與彈載信息處理系統(tǒng)交互信息的處理、存儲(chǔ)和顯示，完成對(duì)彈載信息處理系統(tǒng)控制軟件的驗(yàn)證。

3.1 驅(qū)動(dòng)層軟件設(shè)計(jì)

閉環(huán)模飛系統(tǒng)的驅(qū)動(dòng)層軟件包含Windows操作系統(tǒng)驅(qū)動(dòng)和VxWorks系統(tǒng)驅(qū)動(dòng)兩部分。Windows操作系統(tǒng)下的驅(qū)動(dòng)開發(fā)使用WinDriver工具，極大的簡(jiǎn)化了驅(qū)動(dòng)程序的編制［7］，驅(qū)動(dòng)程序包括設(shè)備的初始化、端口操作、內(nèi)存操作、DMA傳輸和中斷管理［8］。這些功能共同實(shí)現(xiàn)了設(shè)備插入后上電枚舉初始化;配置PCI設(shè)備所需的內(nèi)存、輸入輸出和中斷等資源;處理用戶控制代碼，包括控制PCI設(shè)備啟動(dòng)，停止，寄存器讀寫;處理其他的PNP(plug-andplay)事件。特別地，VxWorks操作系統(tǒng)下，驅(qū)動(dòng)層軟件要完成系統(tǒng)上電之后對(duì)各PCI功能模塊的初始化操作，檢測(cè)個(gè)功能板卡是否存在，并將各板卡的狀態(tài)信息返回給測(cè)試計(jì)算機(jī)進(jìn)行打印輸出。

3.2 專用測(cè)試接口裝置軟件設(shè)計(jì)

專用測(cè)試接口裝置的功能軟件采用風(fēng)河公司Tornado2．2作為開發(fā)環(huán)境，其包括各模塊自檢功能軟件和實(shí)現(xiàn)各個(gè)模塊功能操作軟件。自檢功能軟件完成各個(gè)模塊的自檢并返回自檢結(jié)果。自檢功能軟件實(shí)現(xiàn)對(duì)專用接口組合即便攜式計(jì)算機(jī)內(nèi)部的全部PCI板卡進(jìn)行硬件上的檢查，在便攜式計(jì)算機(jī)的顯示屏上顯示已有板卡和缺少的板卡的名字，并顯示已有板卡的設(shè)備號(hào)和版本號(hào)，用于確定各個(gè)模塊是正確的。

各模塊的功能操作軟件是實(shí)現(xiàn)各個(gè)功能模塊功能的啟動(dòng)，其中包括AD采樣的開始、結(jié)束和數(shù)據(jù)的傳送，實(shí)現(xiàn)4路舵指令的采集，顯示在便攜式計(jì)算機(jī)前面板的LCD上;遙測(cè)量的發(fā)送;1553B的BC和MT;2路RS－485總線的發(fā)送和接收，實(shí)現(xiàn)對(duì)彈上信息處理系統(tǒng)的數(shù)據(jù)交互;輸入輸出開關(guān)量控制是否正常，其包括開關(guān)最輸出控制、開關(guān)量接收顯示和開關(guān)量周期接收。開關(guān)量輸出控制程序?qū)崿F(xiàn)單周期工作模式下開關(guān)量的輸出控制。開關(guān)量接收顯示程序?qū)崿F(xiàn)在單周期工作模式下開關(guān)最的輸入顯示。開關(guān)量周期接收程序是以一定周期讀取周期輸入的開關(guān)量，并顯示接收開關(guān)量的波形。

3.3 測(cè)試計(jì)算機(jī)軟件設(shè)計(jì)

閉環(huán)模飛系統(tǒng)測(cè)試計(jì)算機(jī)軟件采用Visual C++作為開發(fā)環(huán)境，通過(guò)調(diào)用驅(qū)動(dòng)程序的動(dòng)態(tài)鏈接庫(kù)，實(shí)現(xiàn)對(duì)閉環(huán)模飛系統(tǒng)各部分的任務(wù)調(diào)度。

測(cè)試軟件主要實(shí)現(xiàn)控制命令的發(fā)送和應(yīng)答信息的接收，實(shí)現(xiàn)各個(gè)功能模塊自檢的啟動(dòng)和發(fā)送文件的加載，接收數(shù)據(jù)的讀取、存儲(chǔ)和處理，開關(guān)量的輸入輸出控制，讀取接收開關(guān)量、處理及顯示。其中，RS－485模塊2路總線進(jìn)行數(shù)據(jù)的發(fā)送和接收，系統(tǒng)軟件采用定時(shí)查詢的方式，以規(guī)定的周期按順序?qū)Ω鱾€(gè)功能模塊的接收緩沖進(jìn)行查詢，采用DMA方式對(duì)接收緩沖中的數(shù)據(jù)進(jìn)行讀取。并在數(shù)據(jù)的讀取過(guò)程中對(duì)讀取的數(shù)據(jù)進(jìn)行處理、存儲(chǔ)和顯示。

系統(tǒng)軟件主要完成對(duì)6種測(cè)試模式的流程控制，如圖6所示，閉環(huán)模飛系統(tǒng)的系統(tǒng)軟件在點(diǎn)火發(fā)射流程測(cè)試中，首先通過(guò)控制繼電器接通供電1，然后立即通過(guò)1553B板卡的BC通道獲取自檢結(jié)果和武器類型碼。確定自檢結(jié)果和武器類型碼正確后開始接通供電2，并通知導(dǎo)彈供電2已經(jīng)啟動(dòng)和斷開供電1。在供電2起作用后，1553B再讀回其他設(shè)備的自檢結(jié)果，若自檢結(jié)果正確，則往彈上信息處理器裝訂測(cè)試所需要的參數(shù)并發(fā)出模擬要測(cè)量來(lái)測(cè)定導(dǎo)彈的真實(shí)工作狀態(tài)，接收和檢測(cè)PCM碼流，之后接通彈上電池并告知弾上處理器，待彈上信息處理器確認(rèn)后斷開供電2，并有1553B取回激活結(jié)果，根據(jù)結(jié)果進(jìn)入模擬飛行測(cè)試模式，在模擬完一次發(fā)射流程后，彈上信息處理器發(fā)出脫落信號(hào)，軟件檢測(cè)之后結(jié)束整個(gè)測(cè)試流程。

圖6 閉環(huán)模飛系統(tǒng)軟件流程圖Fig.6 Software flow of the closed loop system

4 閉環(huán)模飛系統(tǒng)功能驗(yàn)證

閉環(huán)模飛系統(tǒng)與彈上信息處理器進(jìn)行頻繁的大數(shù)據(jù)量數(shù)據(jù)交互，實(shí)現(xiàn)對(duì)彈上信息處理器控制軟件正確性的驗(yàn)證，因此其通訊誤碼率是否滿足指標(biāo)要求是衡量閉環(huán)模飛系統(tǒng)可靠性的重要指標(biāo)。

在誤碼率的測(cè)試中，利用已檢定的通訊測(cè)試模塊發(fā)送器對(duì)閉環(huán)模飛系統(tǒng)中通訊模塊接收口進(jìn)行誤碼率測(cè)試，利用通訊測(cè)試模塊的接收器對(duì)閉環(huán)模飛系統(tǒng)中通訊模塊的發(fā)送接口進(jìn)行誤碼率測(cè)試。誤碼率測(cè)試大多采用統(tǒng)計(jì)的方法，即在大量通訊的基礎(chǔ)上以錯(cuò)誤碼數(shù)與總通訊碼數(shù)的比值作為誤碼率的值［9］。誤碼率測(cè)試中采用計(jì)算機(jī)產(chǎn)生一個(gè)固定的偽隨機(jī)序列，其位數(shù)為512，即64字節(jié)。表1給出了不同置信度及不同誤碼數(shù)時(shí)的總通訊碼數(shù)經(jīng)驗(yàn)值［10］。其中，E為測(cè)到的誤碼數(shù)，N為傳輸?shù)目偙忍財(cái)?shù)，R為給定的誤碼率值，CL為置信度。

測(cè)試系統(tǒng)中通訊板卡的誤碼率為10－6，即R=10－6，取 CL=99%，E=2，所以通訊總比特?cái)?shù) N=8.4×106bits，即在通訊總比特?cái)?shù)為8．4 ×106時(shí)，若錯(cuò)誤的比特?cái)?shù)不大于3個(gè)，通訊卡的誤碼率優(yōu)于10－6的置信度是99%。這樣經(jīng)過(guò)反復(fù)多次測(cè)試均滿足要求，證明模塊通訊穩(wěn)定，滿足閉環(huán)模飛系統(tǒng)規(guī)定的誤碼率指標(biāo)。

表190 %，95%，99%置信度時(shí)NR數(shù)Table 1 NR number with 90%，95%，99%confidence

閉環(huán)模飛系統(tǒng)中第2個(gè)重要的指標(biāo)是舵偏角的指示精度是否滿足要求，在測(cè)試過(guò)程中模擬多路電壓輸入，進(jìn)行多組數(shù)據(jù)的采集和記錄，精度滿足了0.1°的要求。

閉環(huán)模飛系統(tǒng)的第3個(gè)重要技術(shù)指標(biāo)是輸出開關(guān)量的脈寬是否滿足要求。首先，利用開關(guān)量功能軟件輸出一個(gè)高電平脈寬為2．5 ms，峰值為12 V的開關(guān)量。然后，通過(guò)示波器測(cè)量該輸出開關(guān)量的實(shí)際脈寬為(2．5+0．000 01)ms，輸出高電平的電壓值為11．98 V，證明該設(shè)計(jì)滿足要求。

5 結(jié)束語(yǔ)

本文根據(jù)彈上信息處理器的實(shí)際測(cè)試需求，綜合應(yīng)用VxWorks實(shí)時(shí)操作系統(tǒng)技術(shù)、基于FPGA的可編程片上系統(tǒng)技術(shù)，實(shí)現(xiàn)了基于多個(gè)PCI總線功能模塊的實(shí)時(shí)閉環(huán)模飛系統(tǒng)。模飛系統(tǒng)軟件功能齊全、性能可靠，能夠?qū)椛闲畔⑻幚砥鞯墓ぷ鳡顟B(tài)進(jìn)行正確性檢查，并能配合彈上信息處理器完成模擬飛行地面試驗(yàn)。其硬件系統(tǒng)運(yùn)行穩(wěn)定，能滿足彈上信息處理器不同研制階段的測(cè)試需求。模塊化的PCI插卡式設(shè)計(jì)模式，有較高的通用性，為后續(xù)開發(fā)通用化的彈上信息處理器模飛系統(tǒng)提供了基礎(chǔ)。

［1］ 鮮永．模型號(hào)導(dǎo)彈模飛測(cè)試方法研究［J］．飛行力學(xué)，2000，18(3):54－58．

［2］ 張毅剛，彭宇，劉大同，等．小衛(wèi)星星載計(jì)算機(jī)便攜式實(shí)時(shí)“模飛”系統(tǒng)設(shè)計(jì)［J］．儀器儀表學(xué)報(bào)，2009，30(6):294－298．

［3］ 魏平，趙可．儀器與自動(dòng)化測(cè)試系統(tǒng)總線［J］．國(guó)外電子測(cè)量技術(shù)，2004，23(3):2－4．

［4］ 張欣，李愛軍．RS485電路的匹配和保護(hù)型設(shè)計(jì)研究［J］．計(jì)算機(jī)仿真，2007，37(5):80－82．

［5］ Alan V Oppenheim，Alan S Willsky，Hamid S．Signals ＆Systems［M］．Second Edition．New Jersey:Prentice Hall，1997:102 －123．

［6］ 高志強(qiáng)，苗克堅(jiān)，張?chǎng)╄矗畯椵d計(jì)算機(jī)1553B總線測(cè)試模塊設(shè)計(jì)［J］．計(jì)算機(jī)測(cè)量與控制，2008，16(9):1280－1283．

［7］ 武安河，周利莉．Windows設(shè)備驅(qū)動(dòng)程序(VxD與WDM)開發(fā)實(shí)務(wù)［M］．北京:電子工業(yè)出版社，2001．

［8］ 張?jiān)鲚x，沈激，陳子瑜，等．基于WinDriver工具的PCI卡驅(qū)動(dòng)程序開發(fā)［J］．核電子學(xué)與探測(cè)技術(shù)，2006，26(3):367－369．

［9］ 王宏，宋曉峰．?dāng)?shù)字通訊系統(tǒng)中的誤碼率的區(qū)問(wèn)估計(jì)［J］．現(xiàn)代電子技術(shù)，2006，23(1):46－48．

［10］ Owen Golden，Eric Starkoff．Developing Synthetic Instrument with COTS Technology［C］．Autotescon，2006:32－37．