葛澎 王堃

摘 要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。本設(shè)計(jì)方案外部電路結(jié)構(gòu)簡(jiǎn)單可靠，特別適用于多路檢測(cè)系統(tǒng)中，而且可以根據(jù)需要容易地對(duì)系統(tǒng)進(jìn)行擴(kuò)展，對(duì)于檢測(cè)系統(tǒng)來(lái)講具有一定的通用性。

關(guān)鍵詞：FPGA; A/D采集; 數(shù)字量采集; Verilog HDL語(yǔ)言設(shè)計(jì)

中圖分類(lèi)號(hào)：TN914-34 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1004-373X(2011)15-0161-03