胡仕剛，吳笑峰，席在芳

(湖南科技大學(xué) 信息與電氣工程學(xué)院，湖南 湘潭，411201)

隨著MOS器件尺寸減小，氧化層厚度越來越薄。柵氧化層退化和擊穿已經(jīng)成為制約超大規(guī)模集成電路(VLSI)迅速發(fā)展的重要因素[1-6]。當(dāng)器件進(jìn)入到90 nm工藝節(jié)點(diǎn)時(shí)，柵氧化層的厚度減小到2 nm以下，由于受軟擊穿和噪聲的影響，用 TDDB(Time-dependent dielectric breakdown)來評(píng)估柵氧化層的質(zhì)量將不能用來準(zhǔn)確地衡量柵氧化層的壽命。而SILC(Stress induced leakage current)已經(jīng)成為評(píng)估氧化層退化和擊穿的有效方法[7-9]。SILC指 MOS器件中由于高場(chǎng)應(yīng)力中的柵電流，這種柵電流隨著氧化層厚度的減小而增加。SILC的基本物理機(jī)制是陷阱輔助隧穿。由于超薄氧化層中很難直接測(cè)量中性電子陷阱，SILC可以作為一種間接工具來監(jiān)測(cè)中性電子陷阱產(chǎn)生。對(duì)于PMOS器件，不僅橫向電場(chǎng)會(huì)引起熱空穴產(chǎn)生，縱向電場(chǎng)也會(huì)導(dǎo)致熱空穴出現(xiàn)。如果在PMOS器件襯底端施加一定的正電壓，就會(huì)在器件中產(chǎn)生襯底熱空穴(SHH)效應(yīng)[10-12]。迄今為止，人們對(duì)由襯底熱空穴引起的PMOS器件退化的研究(尤其是在超薄柵氧器件情況下)很少。在此，本文作者通過襯底熱空穴注入技術(shù)，對(duì)厚度為1.4 nm的超薄柵氧PMOSFET襯底熱空穴應(yīng)力過程中器件退化進(jìn)行研究，重點(diǎn)對(duì)應(yīng)力下 SILC退化和氧化層擊穿特性進(jìn)行研究。

1 器件和實(shí)驗(yàn)

采用的器件為90 nm標(biāo)準(zhǔn)工藝制造的表面溝道器件，多晶硅柵采用P+注入，器件采用LDD輕摻雜漏與STI淺溝隔離結(jié)構(gòu)。器件寬長(zhǎng)比(W/L)為 10 μm/4 μm，柵氧采用DPN工藝，其氧化層厚度為1.4 nm。依然采用應(yīng)力間斷方法提取器件參數(shù)，測(cè)試過程由高精度半導(dǎo)體參數(shù)分析儀來完成，所有的應(yīng)力測(cè)試都在暗箱中完成。在室溫下，對(duì)器件施加 SHH應(yīng)力，示意圖如圖1所示。

圖1 PMOS器件SHH應(yīng)力偏置條件示意圖Fig.1 Schematic diagram of SHH stress bias condition in PMOSFET

襯底熱載流子來源于熱產(chǎn)生的襯底電流及在襯底耗盡層中產(chǎn)生的倍增電流。襯底偏壓在溝道耗盡層上的壓降所形成的高電場(chǎng)，是載流子獲得足夠能量而發(fā)射進(jìn)入柵氧的首要條件。這些載流子被溝道耗盡層中的高電場(chǎng)加速，獲得足夠的能量而成為熱載流子，它們向氧化層中均勻注入。在襯底熱載流子應(yīng)力條件下柵氧被擊穿，對(duì)應(yīng)的氧化層電場(chǎng)卻較低，其擊穿過程與恒定柵壓應(yīng)力過程不同。

2 結(jié)果和討論

2.1 SHH注入退化現(xiàn)象

圖2所示為PMOS器件在SHH應(yīng)力下器件參數(shù)隨應(yīng)力時(shí)間退化曲線。其中閾值電壓(Vth)是通過在線性漏電流(Idlin)中采用最大跨導(dǎo)法得到的。線性漏電流的測(cè)試條件為漏端電壓Vd=-0.05 V，柵電壓Vg從0～-1 V掃描。飽和漏電流(Idsat)的測(cè)試條件為：Vd= -1 V，Vg從0～-1 V掃描。從圖2可見：Vth的退化量大于Idsat的退化量，Idlin退化量最小。漏電流的退化意味著器件驅(qū)動(dòng)能力降低和可能的延遲時(shí)間增加，這將嚴(yán)重影響到MOS電路的正常工作。Vth的漂移量為負(fù)且絕對(duì)值變大，這是由于在SHH注入過程中器件氧化層俘獲了帶正電的電荷，使得Vth絕對(duì)值變大，Vth負(fù)向漂移導(dǎo)致器件驅(qū)動(dòng)電流降低。此外，這些正電荷還會(huì)增加載流子的散射效應(yīng)，導(dǎo)致載流子有效速率下降，從而進(jìn)一步使器件驅(qū)動(dòng)能力降低。從圖2可以看出：雙對(duì)數(shù)坐標(biāo)下Vth，Idsat和Idlin的退化都與時(shí)間呈現(xiàn)很好的線性關(guān)系。

圖2 SHH應(yīng)力下PMOSFET器件參數(shù)退化與應(yīng)力時(shí)間的關(guān)系Fig.2 Time dependence of degradation of device parameters in PMOSFET under SHH stress

圖3所示為固定柵壓不同襯底偏置的SHH應(yīng)力下Vth的退化比較結(jié)果，其中，箭頭表示被擊穿。從圖3可以看出：襯底偏置越大，器件參數(shù)退化越大，擊穿所需時(shí)間越短。

圖3 固定柵壓不同襯底偏置下SHH應(yīng)力下Vth退化比較Fig.3 Comparison of Vth degradation under SHH stresses at fixed gate voltage and different substrate bias voltage

圖4所示為SHH注入過程中SILC隨時(shí)間退化關(guān)系曲線。定義ΔIg/Ig0×100%為SILC(其中，Ig0為初始時(shí)刻的柵電流，ΔIg為Ig的變化量)。從圖4可以看出：開始時(shí)柵電流隨著應(yīng)力時(shí)間增加不斷減小，隨后慢慢增加，然后發(fā)生1個(gè)突變，氧化層被擊穿。電流在開始階段減小是正電荷在氧化層中積累的結(jié)果。這一結(jié)果在閾值電壓的漂移實(shí)驗(yàn)中得到驗(yàn)證。隨后，漏電流慢慢地增加；最后，當(dāng)在氧化層中積累的正電荷密度達(dá)到1個(gè)臨界值時(shí)，柵上漏電流迅速跳變到較大數(shù)量級(jí)上，說明器件被擊穿。

2.2 SHH注入退化機(jī)理

施加襯底偏置電壓后，器件閾值電壓將由未加襯底偏置時(shí)的

圖4 SHH注入的過程中SILC隨時(shí)間退化關(guān)系Fig.4 Time dependence of SILC degradation during SHH stress

變化到

式中：tox為氧化層厚度；εSi和εox分別為Si和SiO2的介電常數(shù)；εo為真空介電常數(shù)；Qeff為氧化層等效電荷；NA為受主雜質(zhì)濃度；Фms為金屬與半導(dǎo)體功函差；φF為費(fèi)米勢(shì)；q為電荷電量；Vb為襯底電壓。

若考慮到襯底電壓的影響，則器件閾值電壓絕對(duì)值變大，在相同的柵壓應(yīng)力下，反型層空穴應(yīng)該減少。然而，盡管在襯底偏置應(yīng)力下器件反型層空穴減少，器件退化卻隨著襯底偏壓的增加而增大，如圖3所示。因此，可以認(rèn)為：襯底偏壓應(yīng)力引起的器件退化加劇作用要超過反型層空穴減少所引起的退化減小作用。

圖 5所示為在固定柵壓應(yīng)力下，襯底電壓應(yīng)力Vb=0 V和Vb＞0 V這2種情況下的PMOSFET能帶。從圖5可見：當(dāng)Vb=0 V時(shí)(如圖5(a)所示)，襯底表面反型層中有空穴存在。其中一部分是空穴進(jìn)入柵氧，使Si—H鍵斷裂，從而產(chǎn)生Si的懸掛鍵Si·即界面陷阱，這種普通空穴的作用被稱為冷空穴效應(yīng)；當(dāng)Vb＞0 V時(shí)(如圖5(b)所示)，耗盡層寬度明顯增加，空穴在空間電荷區(qū)強(qiáng)電場(chǎng)作用下，從襯底到表面溝道的運(yùn)動(dòng)過程中不斷獲得能量，形成熱空穴。此時(shí)，器件中存在2種空穴，即普通的冷空穴和具有更高能量的熱空穴。熱空穴隧穿進(jìn)入柵氧并使Si—H鍵斷裂的效率比冷空穴的更高，且隨著襯底偏壓的增大，一些空穴還有可能獲得更高的能量可以使Si—O鍵斷裂[13]，產(chǎn)生氧化層缺陷，進(jìn)而可以更多地俘獲H+或者隧穿進(jìn)入柵氧的空穴，從而使器件退化概率大大增加，這種熱空穴作用被稱為熱空穴效應(yīng)。當(dāng)襯底偏壓較高時(shí)，熱空穴效應(yīng)十分嚴(yán)重。

圖5 固定柵壓應(yīng)力下，PMOSFET在Vb=0 V和Vb＞0 V條件下的能帶Fig.5 Energy band diagrams of PMOSFET under constant gate voltage stress when Vb=0 V and Vb＞0 V

SiO2的結(jié)構(gòu)可認(rèn)為是4個(gè)氧原子位于三角形多面體的腳上，多面體中心是1個(gè)硅原子。這樣，每4個(gè)氧原子近似共價(jià)鍵合到硅原子。同時(shí)，每個(gè)氧原子是2個(gè)多面體的一部分，氧的化合價(jià)也被滿足。由SiO2的結(jié)構(gòu)可以看到：每個(gè)Si—O四面體中心的硅都與4個(gè)頂角上的氧形成共價(jià)鍵，而每個(gè)頂角上的氧最多與2個(gè)硅形成Si—O鍵(橋鍵氧)。因此，硅要運(yùn)動(dòng)就必須“打破”4個(gè)Si—O鍵，但對(duì)氧來說，只需“打破”2個(gè)Si—O鍵，對(duì)于非鍵氧來說只需“打破”1個(gè)Si—O鍵。在SiO2網(wǎng)絡(luò)中，氧的移動(dòng)比硅的移動(dòng)更容易，硅在 SiO2中的擴(kuò)散系數(shù)比氧的擴(kuò)散系數(shù)小幾個(gè)數(shù)量級(jí)[14]。正因?yàn)檫@樣，在SiO2網(wǎng)絡(luò)中，氧空位可能形成，但考慮到鍵能的關(guān)系，非橋鍵氧空位更容易形成。因?yàn)镾iO2中的氧離子是帶負(fù)電的，故氧空位就帶正電荷[14]，同時(shí)，氧空位被認(rèn)為是缺陷中心并導(dǎo)致陷阱產(chǎn)生和SiO2被擊穿。氧空位的形成使得氧化層缺陷數(shù)目增加，在熱空穴注入應(yīng)力過程中，很多空穴自身會(huì)陷入缺陷中而成為陷阱正電荷。在熱空穴注入過程中，注入的空穴在襯底電壓下加速進(jìn)入到氧化層中，注入到氧化層的空穴因?yàn)榫邆淞讼喈?dāng)大的動(dòng)能，當(dāng)它與氧化層晶格發(fā)生碰撞以后使得氧化層中的Si—O鍵斷裂，介質(zhì)特性退化。斷裂的Si—O鍵在整個(gè)SiO2網(wǎng)絡(luò)中分布，對(duì)器件性能退化造成影響。圖6所示為由空穴引起的介質(zhì)擊穿示意圖。從圖6可以看出：在氧化層中的化學(xué)鍵斷裂概率與注入的空穴流有很大關(guān)系，隨著空穴流的增加，斷裂概率也明顯增大。從圖6(b)可見：在氧化層晶格中1個(gè)Si原子上的2個(gè)Si—O鍵同時(shí)斷裂就會(huì)引起晶格永久被破壞，這種破壞的不斷積累就會(huì)使氧化層介質(zhì)擊穿。

圖6 空穴引起的介質(zhì)擊穿示意圖Fig.6 Schematic diagrams of dielectric breakdown caused by holes

3 結(jié)論

(1) 在SHH應(yīng)力下，Vth的退化量大于Idsat的退化量，Idlin退化量最小。

(2) SHH應(yīng)力受襯底偏置的影響，襯底偏置越大，器件參數(shù)退化越大，擊穿所需時(shí)間越短。

(3) 在 SHH注入過程中，SILC剛開始隨著應(yīng)力作用時(shí)間增加不斷減小，這是由于正電荷在氧化層中積累的結(jié)果。隨后，柵電流慢慢增加，當(dāng)在氧化層中積累的正電荷密度達(dá)到一個(gè)臨界值時(shí)，柵電流氧化層被突變，從而發(fā)生擊穿。

(4) 在SHH應(yīng)力過程中，氧化層發(fā)生擊穿是熱空穴注入導(dǎo)致Si—O鍵斷裂所致。

[1] HU Shi-gang, HAO Yue, MA Xiao-hua, et al. Study on the degradation of NMOSFETs with ultra-thin gate oxide under channel hot electron stress at high temperature[J]. Chinese Physics B, 2009,18(12): 5479-5484.

[2] HU Shi-gang, HAO Yue, MA Xiao-hua, et al. Hot-carrier stress effects on GIDL and SILC in 90nm LDD-MOSFET with ultra-thin gate oxide[J]. Chin Phys Lett, 2009,26(11):017304-1-01704-4.

[3] HU Shi-gang, HAO Yue, MA Xiao-hua, et al. Degradation of ultra-thin gate oxide NMOSFETs under CVDT and SHE stresses[J]. Chin Phys Lett, 2008,25(11): 4109-4112.

[4] Weir B E, Alam M A, Silverman P J, et al. Ultra-thin gate oxide reliability projections[J]. Solid State Electron, 2002, 46(3):321-328.

[5] Wu E Y, McKenna J M, Lai W, et al. The effect of change of voltage acceleration on temperature activation of oxide breakdown for ultrathin oxides[J]. IEEE Electron Device Lett,2001, 22(12): 603-605.

[6] Cheung K P. Temperature effect on ultrathin SiO2timedependent-dielectric-breakdown[J]. Applied Physics Letters,2003, 83(12): 2399-2401.

[7] Buchanan D A, Stathis J H, Cartier E, et al. On the relationship between stress induced leakage currents and catastrophic breakdown in ultra-thin SiO2based dielectrics[J]. Microelectron Eng, 1997, 36(4): 329-332.

[8] Dimaria D J, Cartier E. Mechanism for stress-induced leakage currents in thin silicon dioxide films[J]. Journal of Applied Physics, 1995, 78(6): 3883-3894.

[9] Rodriguez R, Miranda E, Pau R, et al. Monitoring the degradation that causes the breakdown of ultrathin (＜5 nm)SiO2gate oxides[J]. IEEE Electron Device Lett, 2000, 21(5):251-253.

[10] Vogel E M, Edelstein M D, Suehle J S. Defect generation and breakdown of ultrathin silicon dioxide induced by substrate hot-hole injection[J]. Journal of Applied Physics, 2001, 90(5):2338-2346.

[11] Heh D V, Vogel E M, Bernstein J B. Impact of substrate hot hole injection on ultrathin silicon dioxide breakdown[J]. Applied Physics Letters, 2003, 82(19): 3242-3244.

[12] Cho B J, Xu Z, Guan H, et al. Effect of substrate hot-carrier injection on quasibreakdown of ultrathin gate oxide[J]. Journal of Applied Physics, 1999, 86(11): 6590-6592.

[13] Zhu S Y, Nakajima A, Ohashi T, et al. Influence of bulk bias on negative bias temperature instability of p-channel metal-oxidesemiconductor field-effect transistors with ultrathin SiON gate dielectrics[J]. Journal of Applied Physics, 2006, 99(6):064510-1-064510-7.

[14] Mahapatra S, Saha D, Varghese D. On the generation and recovery of interface traps in MOSFETs subjected to NBTI, FN,and HCI stress[J]. IEEE Electron Device, 2006, 53(7):1583-1592.