電路功能與優(yōu)勢(shì)

圖1所示電路提供一種高動(dòng)態(tài)范圍4通道同步采樣系統(tǒng)，它具有高串?dāng)_隔離度和靈活的采樣速率，所需外部器件極少，能夠輕松連接到DSP或FPGA。該電路的4個(gè)Σ-Δ型ADCAD7765采用菊花鏈配置，因此到數(shù)字主機(jī)的連接數(shù)量被減至最少。AD7765完全集成差分輸入/輸出放大器和基準(zhǔn)電壓緩沖器，所需的外部器件數(shù)量得以顯著減少。

圖14 個(gè)菊花鏈連接的AD7765 ADC實(shí)現(xiàn)同步采樣

使用同步采樣配置的AD7765可提供以下優(yōu)點(diǎn)：

·通道間串?dāng)_隔離度優(yōu)于單芯片集成多個(gè)24 bit ADC的解決方案；

·在156 kS/s時(shí)的動(dòng)態(tài)范圍為112 dB；

·支持更多或更少的通道數(shù)；

·支持多種SYNC控制（彼此之間可以存在相移）；

·雙抽取速率（128和256）和靈活的采樣時(shí)鐘能夠處理寬輸入帶寬范圍。

電路描述

每個(gè)AD7765利用公共采樣時(shí)鐘(MCLK)、同步信號(hào)(SYNC)和復(fù)位信號(hào)(RESET)提供時(shí)鐘，如圖1所示。ADR444提供的4.096 V公共基準(zhǔn)電壓（使用圖5所示電路）以星形單點(diǎn)配置施加于每個(gè)AD7765(各ADC內(nèi)置基準(zhǔn)電壓緩沖器)。

上電時(shí)給所有器件施加一個(gè)RESET脈沖(脈沖的最短低電平時(shí)間為1×MCLK周期)。RESET上升沿（使ADC離開復(fù)位狀態(tài)）施加于各AD7765，以便與MCLK下降沿同步。然后將一個(gè)SYNC脈沖(最短低電平時(shí)間為4×MCLK周期)施加于所有AD7765器件，其作用是選通AD7765的數(shù)字濾波器（當(dāng)它為邏輯低電平時(shí)）。在SYNC回到邏輯高電平后的第一個(gè)MCLK下降沿，AD7765的數(shù)字濾波器開始在內(nèi)部處理采樣。

SYNC功能起到兩個(gè)作用：(1)為各AD7765提供離散的時(shí)間點(diǎn)以便開始處理采樣。(2)確保各器件SDO引腳的數(shù)據(jù)輸出同步（各ADC的FSO下降沿同步），如圖2所示。

圖2 各AD7765通道的FSO的示波器圖，以156 kS/s的輸出數(shù)據(jù)速率同a步采樣放大

一旦所有器件同步，就可以配置所有ADC。菊花鏈工作模式要求所有ADC使用相同的抽取率(由引腳18控制)和功耗模式（通過寫入控制寄存器地址0x0001進(jìn)行控制）設(shè)置，從而確保各器件的數(shù)據(jù)同步輸出。

為了寫入菊花鏈中的所有4個(gè)器件，需將一個(gè)公共FSI（幀同步輸入）信號(hào)施加于所有AD7765。對(duì)AD7765的寫操作由32 bit組成(16個(gè)地址位、16個(gè)寄存器位)。FSI以幀形式將數(shù)據(jù)傳輸?shù)狡骷?。寫入所?個(gè)器件時(shí)，菊花鏈的SDI輸入利用單個(gè)數(shù)據(jù)寫入指令進(jìn)行加載，即當(dāng)FSI變?yōu)榈碗娖綍r(shí)，32 bit數(shù)據(jù)寫入AD7765(4)的SDI（串行數(shù)據(jù)輸入）。

本筆記中的示例以正常功耗模式工作，抽取系數(shù)為128（最大輸出數(shù)據(jù)速率為156 kS/s）。

閱讀本文更多細(xì)節(jié)請(qǐng)?jiān)L問：

http://comm.ChinaAET.com/ADI/Circuit201106.html。