陳海進(jìn)

(南通大學(xué)江蘇省專用集成電路設(shè)計(jì)重點(diǎn)實(shí)驗(yàn)室,江蘇南通 226019）

“VLSI設(shè)計(jì)技術(shù)”課程綜合實(shí)驗(yàn)教學(xué)探索

陳海進(jìn)

(南通大學(xué)江蘇省專用集成電路設(shè)計(jì)重點(diǎn)實(shí)驗(yàn)室,江蘇南通 226019）

本文探索了“V LSI設(shè)計(jì)技術(shù)”課程的綜合實(shí)驗(yàn)教學(xué)。該課程的實(shí)驗(yàn)項(xiàng)目應(yīng)用了一款電機(jī)控制專用集成電路,并由FPGA器件實(shí)現(xiàn)。實(shí)驗(yàn)內(nèi)容包含了VLSI設(shè)計(jì)中的主要電路模塊和常用技術(shù)。實(shí)驗(yàn)提供了自動測試設(shè)備(ATE)和電機(jī)實(shí)驗(yàn)平臺兩種驗(yàn)證方式供學(xué)生自主選擇,可以改善學(xué)生的學(xué)習(xí)效果。

V LSI;電機(jī)控制;專用集成電路

“VLSI設(shè)計(jì)技術(shù)”課程以大規(guī)模數(shù)字集成電路與系統(tǒng)的設(shè)計(jì)為主線,通過分析數(shù)字系統(tǒng)設(shè)計(jì)所需的基本模塊和基本技術(shù),達(dá)到掌握VLSI系統(tǒng)設(shè)計(jì)方法的目的。學(xué)生籍此可以掌握VLSI系統(tǒng)設(shè)計(jì)的基本方法,能根據(jù)具體應(yīng)用的要求設(shè)計(jì)相應(yīng)的數(shù)字系統(tǒng)。

如果在課程中的關(guān)鍵內(nèi)容設(shè)置小實(shí)驗(yàn),由于缺少面向?qū)嶋H應(yīng)用的綜合實(shí)驗(yàn)項(xiàng)目鍛煉,學(xué)生無法掌握綜合運(yùn)用所學(xué)知識設(shè)計(jì)V LSI系統(tǒng)的能力。

為此,筆者嘗試對該課程的教學(xué)計(jì)劃進(jìn)行了改進(jìn):壓縮部分理論教學(xué)和分散實(shí)驗(yàn)的學(xué)時(shí),增加一個(gè)綜合實(shí)驗(yàn)設(shè)計(jì)項(xiàng)目。該實(shí)驗(yàn)項(xiàng)目需要應(yīng)用到的知識和技能涉及到“VLSI設(shè)計(jì)技術(shù)”的主要內(nèi)容。可見本項(xiàng)目是在學(xué)完該門課程后的一個(gè)綜合訓(xùn)練,為未來從事相關(guān)設(shè)計(jì)工作打下堅(jiān)實(shí)的基礎(chǔ)。

1 綜合實(shí)驗(yàn)項(xiàng)目設(shè)置

構(gòu)成VLSI系統(tǒng)的常見部件有加法器、乘法器、FIFO移位寄存器、狀態(tài)機(jī)和串行接口等[1],綜合實(shí)驗(yàn)項(xiàng)目的選擇應(yīng)能覆蓋上述內(nèi)容。根據(jù)此要求,我們選擇綜合實(shí)驗(yàn)的內(nèi)容為設(shè)計(jì)一款電機(jī)控制專用集成電路[2]開關(guān)磁阻電機(jī)(SR電機(jī))控制專用集成電路,這是專用集成電路的一個(gè)重要分支。

1.1 SR電機(jī)基本原理

開關(guān)磁阻電機(jī)具有結(jié)構(gòu)簡單堅(jiān)固、效率高和調(diào)速范圍寬等優(yōu)點(diǎn),有利于節(jié)能降耗,它在航天器、風(fēng)力發(fā)電和壓縮機(jī)等許多領(lǐng)域具有廣闊的應(yīng)用前景[3]。典型的三相6/4極SR電機(jī)原理如圖1所示,為簡單計(jì),圖中只畫出了A相繞組。SR電機(jī)的運(yùn)行遵循磁阻最小原理。當(dāng)定子B-B'極勵磁時(shí),所產(chǎn)生的磁力將力圖使轉(zhuǎn)子逆時(shí)針旋轉(zhuǎn),使轉(zhuǎn)子極軸線2-2'與定子極軸線B-B'重合,并使B相勵磁繞組的電感最大。同理,若對圖中定子C-C'極勵磁,轉(zhuǎn)子將順時(shí)針旋轉(zhuǎn)到軸線2-2'與軸線C-C'重合的位置。對控制芯片的基本要求即為根據(jù)當(dāng)前轉(zhuǎn)子位置,發(fā)出合適的控制信號給電子開關(guān),使得電機(jī)按控制要求運(yùn)行。

圖1 三相6/4極SR電機(jī)原理示意圖

SR電機(jī)的可控變量多,控制靈活,基本運(yùn)行方式有角度位置控制(APC)、電流斬波控制(CCC)和電壓PWM控制等類型。圖2給出了APC方式下SR電機(jī)主要控制變量關(guān)系的典型波形。圖中L、θ、u和i分別是與一相繞組相對應(yīng)的電感、轉(zhuǎn)子位置、電壓和電流,θu和θa分別不對齊位置和對齊位置,θon和θoff分別是開通角和關(guān)斷角。為使電機(jī)運(yùn)行達(dá)到較高的效率,要求 θon和θoff能動態(tài)調(diào)節(jié)。在電流超過給定值時(shí),控制芯片應(yīng)能夠發(fā)出關(guān)斷信號以限制電流的幅值,對應(yīng)于CCC方式。電流也可通過設(shè)定PWM波的方式進(jìn)行調(diào)節(jié),稱為電壓PWM控制。

圖2 描述SR電機(jī)主要控制變量關(guān)系的典型波形

1.2 控制專用集成電路功能定義

實(shí)驗(yàn)要求的控制對象為一臺三相12/8極SR電機(jī),額定轉(zhuǎn)速3200rpm[4]。定義控制專用集成電路芯片有如下主要功能。

(1)SPI通訊接口

芯片通過SPI接口接收所有的控制參數(shù),并返回位置信號周期、電機(jī)轉(zhuǎn)速及故障狀態(tài)等信息。SPI接口工作于從設(shè)備方式。

(2)控制信號計(jì)算

其要求是根據(jù)輸入的位置信號和控制變量進(jìn)行計(jì)算,產(chǎn)生開關(guān)信號給功率變換器。可調(diào)變量包括開關(guān)角度θon和θoff,觸發(fā)邊沿設(shè)置,PWM 占空比和頻率等。

芯片可控制SR電機(jī)運(yùn)行于APC方式、CCC方式或電壓PWM方式。對于APC方式,芯片直接根據(jù)位置信號和開關(guān)角度計(jì)算控制信號;對于CCC方式,芯片根據(jù)輸入的斬波信號結(jié)合開關(guān)角度和斬波方式等的設(shè)定計(jì)算輸出控制信號;對于電壓PWM方式,電壓調(diào)節(jié)通過修改PWM占空比進(jìn)行。

(3)狀態(tài)檢測和返回

芯片通過對位置信號的處理,計(jì)算得到位置信號周期、電機(jī)轉(zhuǎn)速和位置傳感器故障狀態(tài)等信息,并通過SPI接口返回給微處理器。

1.3 實(shí)驗(yàn)驗(yàn)證環(huán)境

考慮到實(shí)驗(yàn)課程的性質(zhì),我們選用了FPGA器件實(shí)現(xiàn)所設(shè)計(jì)的電路,選用的型號為A ltera公司的Cyclone系列EP1C3芯片,并預(yù)先制作了相應(yīng)的PCB電路板。該板具有器件的下載、配置和時(shí)鐘產(chǎn)生等功能,輸入輸出引腳與標(biāo)準(zhǔn)DIP封裝相一致,相當(dāng)于一個(gè)獨(dú)立的專用集成電路用于實(shí)驗(yàn)。

我們在實(shí)驗(yàn)前向?qū)W生提供測試向量文件,要求學(xué)生所設(shè)計(jì)的芯片代碼在仿真平臺上通過測試向量的測試后,才可進(jìn)入FPGA驗(yàn)證階段。兩種FPGA驗(yàn)證環(huán)境,可供學(xué)生根據(jù)自己的興趣選用。一種是使用自動測試設(shè)備(ATE)驗(yàn)證,ATE使用國產(chǎn)數(shù)?；旌霞呻娐窚y試系統(tǒng)3196D;另一種是使用電機(jī)實(shí)驗(yàn)平臺驗(yàn)證,實(shí)驗(yàn)平臺自行研制,將編程后的FPGA板插入控制器,若設(shè)計(jì)正確,則可以即時(shí)觀察到其控制電機(jī)的效果。

2 實(shí)驗(yàn)教學(xué)

2.1 實(shí)驗(yàn)準(zhǔn)備

在實(shí)驗(yàn)前,我們給出控制芯片的設(shè)計(jì)要求(功能定義),學(xué)生按設(shè)計(jì)要求首先撰寫設(shè)計(jì)規(guī)范,然后根據(jù)設(shè)計(jì)規(guī)范,使用硬件描述語言(HDL)設(shè)計(jì)相應(yīng)代碼,進(jìn)行仿真和驗(yàn)證。

2.2 設(shè)計(jì)規(guī)范參考

設(shè)計(jì)規(guī)范主要包括芯片的功能定義、I/O接口、系統(tǒng)結(jié)構(gòu)設(shè)計(jì)和主要模塊的內(nèi)部結(jié)構(gòu)設(shè)計(jì)等內(nèi)容。學(xué)生需要綜合運(yùn)用所學(xué)知識,根據(jù)功能要求設(shè)計(jì)出對應(yīng)電路結(jié)構(gòu),并要通過分析和計(jì)算,確定電路內(nèi)部的設(shè)計(jì)參數(shù),如加法器和乘法器的位寬和延時(shí)要求、FIFO字寬和深度等。限于篇幅,這里僅給出供學(xué)生參考的系統(tǒng)結(jié)構(gòu)框圖,如圖3所示。其主要功能模塊包括周期計(jì)數(shù)及缺相檢測、FIFO、位置─相位映像、PWM 、SPI和三相輸出控制等[5]。

圖3 控制專用集成電路整體結(jié)構(gòu)

2.3 實(shí)驗(yàn)結(jié)果

鑒于設(shè)計(jì)規(guī)范文檔在VLSI系統(tǒng)設(shè)計(jì)中的重要性,在學(xué)生完成設(shè)計(jì)規(guī)范文檔后,教師應(yīng)首先對其進(jìn)行評閱。隨后進(jìn)入代碼設(shè)計(jì)環(huán)節(jié),使用 HDL語言依據(jù)設(shè)計(jì)文檔編寫相應(yīng)代碼。代碼設(shè)計(jì)的正確性首先通過預(yù)先提供的測試向量進(jìn)行仿真驗(yàn)證,若通過便可進(jìn)入下一實(shí)驗(yàn)步驟。

仿真通過后,將設(shè)計(jì)下載到FPGA,并根據(jù)學(xué)生的選擇分別進(jìn)行ATE測試驗(yàn)證或電機(jī)實(shí)驗(yàn)平臺驗(yàn)證。

學(xué)生在ATE測試驗(yàn)證時(shí),首先要將測試向量轉(zhuǎn)化成ATE所能識別的格式;其次,將FPGA與ATE連接,操作ATE控制臺進(jìn)行相關(guān)設(shè)置就可以對FPGA的功能進(jìn)行測試了,控制臺將實(shí)時(shí)顯示測試結(jié)果,如圖4所示。

對于電機(jī)實(shí)驗(yàn)平臺驗(yàn)證,需要將下載了程序的FPGA板接入SR電機(jī)實(shí)驗(yàn)平臺,通電即可觀察到其控制電機(jī)運(yùn)行的情況。限于篇幅,這里僅給出CCC方式下的轉(zhuǎn)子位置、控制信號和繞組電流的實(shí)測波形,如圖5所示。圖中通道1和3分別對應(yīng)于控制一相繞組的兩個(gè)功率管(相當(dāng)于圖1中的S1和S2)的驅(qū)動信號。由圖可見,本實(shí)驗(yàn)實(shí)現(xiàn)了在兩個(gè)功率管上輪流斬波,有利于均衡兩個(gè)功率管的壽命。

圖4 使用自動測試設(shè)備A TE測試結(jié)果

圖5 電流斬波控制CCC方式實(shí)測波形

3 結(jié)語

針對當(dāng)前“VLSI設(shè)計(jì)技術(shù)”課程教學(xué)中存在的不足,對其綜合實(shí)驗(yàn)教學(xué)進(jìn)行了初步探索,以適合應(yīng)用型人才的培養(yǎng)要求。實(shí)驗(yàn)提供了A TE測試驗(yàn)證和電機(jī)實(shí)驗(yàn)平臺驗(yàn)證兩種方式供學(xué)生自主選擇,有利于增強(qiáng)學(xué)生的感性認(rèn)識,激發(fā)其學(xué)習(xí)興趣。綜合實(shí)驗(yàn)項(xiàng)目的設(shè)置注重培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識,按具體應(yīng)用要求設(shè)計(jì)相應(yīng)專用集成電路的能力,為學(xué)生未來就業(yè)打下了較好的基礎(chǔ)。

[1] Rabaey JM,Chandrakasan A,Nikolic B.Digital Integrated Circuits-A Design Perspective(Second Edition)[M].北京:清華大學(xué)出版社(影印本),2004

[2] 譚建成主編.電機(jī)控制專用集成電路[M].北京:機(jī)械工業(yè)出版社,1997

[3] V ijayakumar K,Karthikeyan R,Paramasivam S et al.Switched reluctancemotormodeling,design,simulation,and analy sis:a com prehensive review[J].IEEE T ransactions on magnetics,2008,44(12):4605-4617

[4] Chen H J,Jiang DQ,Yang J,et al.A new analyticalmodel for switched reluctance m otors[J].IEEE T ransactions on Magnetics,2009,45(8):3107-3113

[5] 陳海進(jìn),蔣冬青,孫思兵.高速開關(guān)磁阻電機(jī)數(shù)字控制器設(shè)計(jì)與FPGA驗(yàn)證[J].西安:微電機(jī),2007,40(8):49-53

Exploration of the Synthetic Experiment of VLSIDesign Course

CHEN Hai-jin

(Jiangsu P rovince K ey Lab.o f ASIC Design,Nantong University,Nantong 226019,Ch ina)

The synthetic experiment of VLSIdesign course isexp lored.The aim of the synthetic experiment is to design an ASIC which is imp lem ented w ith FPGA for motor contro l.Most of the im portant circuit modules and commonly used techniques for VLSI design are included in the experiments.Two kinds of apparatuses,which are automatic testequipment andm otor control platform,are provided for the students to select independently for the experiment.The students'study interests and study effect are imp roved.

V LSI;motor control;ASIC

TN 407

A

1008-0686(2011)02-0071-03

2010-08-23;

2010-11-26

陳海進(jìn)(1972-),男,博士,副教授,主要從事電機(jī)控制、VLSI設(shè)計(jì)的教學(xué)與科研工作,E-m ail:chen.hj@ntu.edu.cn