阮越

（浙江樹人大學 信息科技學院，浙江 杭州 310015）

基于片上系統(tǒng)的無線收發(fā)模塊設計

阮越

（浙江樹人大學 信息科技學院，浙江 杭州 310015）

為滿足無線傳感器網(wǎng)絡、藍牙技術與無限局域網(wǎng)（WLAN）等領域中無線收發(fā)系統(tǒng)低功耗、小型一體化、低成本和高可靠性的技術要求，提出了片上系統(tǒng)（SoC）的設計思路，采用在單芯片上設計無線收發(fā)系統(tǒng)，使其最小化和一體化。給出了單芯片無線電的基本結(jié)構(gòu)及電路實現(xiàn)的混頻器、低噪音放大器和功率放大器等部分的解決方案。

片上系統(tǒng)；收發(fā)器；單芯片無線電；低噪聲放大器；功率放大器

基于片上系統(tǒng)的單芯片無線電通信系統(tǒng)是將發(fā)射機、接收器、放大器、電源管理組件以及其他一些基帶邏輯電路綜合成一個單一芯片的單晶片裝置?，F(xiàn)代深亞微米CMOS技術的迅猛發(fā)展使得單芯片無線電的實現(xiàn)成為可能?；谄舷到y(tǒng)（SoC）的單芯片無線收發(fā)系統(tǒng)具有體積小、低功耗、低成本等特點，可以很方便地嵌入到非常小的或者是便攜式的電子產(chǎn)品中。同時，由于所有電路組件都在一塊芯片上，與用PCB板設計的電路相比，設計的最終產(chǎn)品有更高的可靠性。

1 收發(fā)器的結(jié)構(gòu)組成

在單芯片無線電通信中最重要的組成部分是發(fā)射和接收，被稱為短收發(fā)。結(jié)構(gòu)簡單的單芯片無線電收發(fā)機的示意圖如圖1所示。圖中，信號發(fā)射部分將邏輯電路產(chǎn)生的一個低頻基帶信號經(jīng)由一個混頻器調(diào)制到適當?shù)念l率（上轉(zhuǎn)換），然后信號經(jīng)功率放大器（PAS）增強后由天線發(fā)射出去。

而對于接收模塊，當天線接收到信號后，通過低噪聲放大器（LNAs），最后被混頻器調(diào)制，這次是降低信號的頻率，稱為下轉(zhuǎn)換。將發(fā)射機和接收機雙方結(jié)合在一個單芯片上，必須有一個允許天線發(fā)射和接收信號的開關，并且要在隔離技術，以確保獨立的電路不互相干擾[1-2]。

發(fā)射機送電信號經(jīng)天線進入大氣層，如果想得到非常高的頻率，如大于1 GHz時，發(fā)射機將采用連續(xù)的上變頻來達到正確的頻率。但是，如果所需的頻率很低，如在100 MHz以下，那么發(fā)射機往往用一個直接轉(zhuǎn)換方法或是單上變頻方法。直接轉(zhuǎn)換又被稱為零中頻調(diào)制，之所以采用直接轉(zhuǎn)換，是因為這種方法提供更好的噪聲特性，使發(fā)射機不再需要大體積的濾波器，否則將占去單芯片過大的體積。但如果基帶和載波頻率不同量級，混頻器的設計就變得更加困難。所以，當芯片是采用調(diào)幅/調(diào)頻無線電通信時，應該利用直接轉(zhuǎn)換方案；當發(fā)射機被用于GSM或WLAN的解決方案時，應采用連續(xù)的上變頻，以達到正確的頻率，但增加了系統(tǒng)的復雜性[3-4]。

1.1 混頻器

混頻器為一個調(diào)制信號頻率的電路，在無線電應用中，混頻器在基帶頻率和載波頻率之間轉(zhuǎn)換電信號，兩路信號驅(qū)動混頻器，輸出的信號是兩個輸入信號相乘，因此混頻器實際上是兩個信號的乘法電路，當通過混頻器時，輸入和振蕩器信號將成倍增加，并且能計算出來。線性代數(shù)的一個簡單性質(zhì)證明，任何信號都可以用傅里葉級數(shù)描述，任何信號都是不同頻率的正弦曲線的總和。因此每個信號可以用正弦曲線表示，這是數(shù)學三角函數(shù)特性引起的頻率的加和減。例如，輸入V1和V2，并使它們通過一個混合器，V1的形式為V1=cos（w1t），V2的形式為V2=cos（w2t），對傅里葉級數(shù)來說，w1和 w2是信號的頻率，t是時間變量。

兩個信號的乘式為：

因此，其輸出頻率是由輸入頻率的相加和相減兩個部分組成。在實踐中，濾波是用來去除不想要的正弦頻率分量。在先進的工程設計中，能將濾波器包含在混頻器中設計，從而避免大體積的濾波器，這是單芯片無線電通信考慮的一個重要因素[5]。

1.2 功率放大器（PA）

功率放大器是一個保持電信號波形不失真情況下增加其功率的電路，被用于發(fā)射機部分，并放在天線的附近。信號經(jīng)過功率放大器被送到天線，然后再被發(fā)送到外界環(huán)境中，由另一個無線電接收裝置接收。功率放大器也可串聯(lián)，以產(chǎn)生與1 W相似的所需功率，這取決于無線電信號發(fā)送的范圍。

本文以一個單芯片的CMOS收發(fā)系統(tǒng)為例，其收發(fā)器有兩頻段：2.4 GHz和5 GHz，采用802.11a/b/g無線局域網(wǎng)。

1.3 低噪聲放大器（LNA）

低噪聲放大器（LNA）是一個旨在限制雜散信號的放大器，它常用在無線電收發(fā)機的接收部分，并且非?？拷炀€。在大多數(shù)情況下，接收機天線接收到的微弱射頻信號將包含一些雜散信號，因此，降低噪聲對接收機非常重要。根據(jù)Friis公式對于噪聲的描述，接收機的全部噪聲指數(shù)由最初級所控制，因此，將低噪聲放大器放在接收部分的前級，以提高信號的抗干擾能力。采用低噪聲放大器，后面各級噪音隨著LNA的增加而減少，而LNA的噪聲直接注入收到的信號中。因此，當存在少量噪聲和失真時，加入低噪聲放大器，以增強有用信號功率是必要的。而信號可在系統(tǒng)的后級得到恢復。為了產(chǎn)生適當增益，可以將幾個LNA串聯(lián)起來工作[6]。

1.4 天線

單芯片無線收發(fā)裝置設計的另一關鍵部分是天線。為了使整個系統(tǒng)規(guī)模較小，許多現(xiàn)代的單芯片無線解決方案上使用片上天線代替分布式天線。常用的方法有：在高阻硅襯底上制造 95×103MHz的 IMPATT二極管振蕩器的芯片集成天線；在砷化鎵基板上制造43.3 GHz IMPATT二極管振蕩器的芯片集成天線。高阻硅襯底也被用來制造基于天線操作范圍在 90×103～802×103MHz的微型機電系統(tǒng)（MEMS）[7-8]。

除了襯底兼容性以外，要降低成本，天線必須利用主流硅技術上的導體和絕緣層制作。目前，金屬層可以是8～9層，厚度介于 0.5～2 μm之間。導體可以采用鋁或銅。該絕緣層分離導體是由于二氧化硅厚度介于0.5～1 μm之間的變化引起。

因此，芯片天線可以用來在集成電路內(nèi)部以及外部自由空間通信，信號的傳播是在傳播介質(zhì)中以光速傳播，但在無線互連網(wǎng)中使用的芯片天線不需要光學元件，因為其難于集成[9]。

2 收發(fā)器電路設計

2.1 發(fā)射機

雙波段發(fā)射機的方框圖如圖3所示。

其中，正交基帶I、Q信號由同一數(shù)字芯片中的DACs產(chǎn)生，以電流輸入方式送發(fā)射機。輸入信號先被可重構(gòu)濾波器濾波，然后混合到1.7 GHz的中頻。由此，無論發(fā)射機運行在2.4 GHz還是5 GHz的模式，中頻信號都被LOF或LO2上轉(zhuǎn)換。發(fā)射機采用鏡像抑制混頻，以避免需要一個中頻濾波器。對于圖3中的混頻器正交分量LO2和LOF是直接由合成器提供，而正交分量LO1為了產(chǎn)生射頻混頻局部采用RC–CR濾波器。在經(jīng)過射頻可變增益級之后，每一路的射頻信號都驅(qū)動芯片上的功率放大器（PA）。

圖4是一個上變頻混頻器和功率放大器（PA）的電路圖，用于藍牙技術的單片無線調(diào)制解調(diào)器。由于這種調(diào)制解調(diào)器采用直接轉(zhuǎn)換，所以在收發(fā)中不必使用中頻帶。

重構(gòu)的基帶信號由電阻衰減Gilbert型混頻器完成上變頻以及電阻負載，如圖4所示。I-Q LO驅(qū)動信號來自于2階的多相濾波器，它的輸入源于一個鎖定參考頻率為1 MHz的2.4 GHz VCO。功率放大器也如圖4所示，由單級集電極開路、在同一塊芯片上匹配的差分對和為得到最大功率傳送的不平衡變壓器組成。通過數(shù)控尾電流源對差分對導納的控制來完成分8步實現(xiàn)30 dB的功率控制[10]。這種功率放大器能夠在50 Ω負荷下傳送+3 dBm的連調(diào)，而消耗為9 mA。

2.2 接收機

圖5是一個適用于802.11a/b/g無線局域網(wǎng)的單芯片無線雙頻接收機框圖[5]。

圖5所示的雙頻接收機中有兩個差分級聯(lián)低噪聲放大器，對每一個波段提供必要的前端增益和降低噪聲。不用的LNA始終關掉，以減少目前的整體消耗。在2.4 GHz和5 GHz內(nèi)的射頻信號在下轉(zhuǎn)換為共同的中頻（如約為1.7 GHz）之前被相應的噪聲放大器和RF可變增益放大器（VGA）放大。這個中頻信號進一步混合后下至正交基帶I、Q信號，稱LO2。信道濾波器選擇用于芯片基帶的gm-C濾波器?；鶐V波器中的直流偏移量被兩對受同基帶IC控制的6位DAC刪除。該接收機具有可達90 dB可編程增益，射頻和基帶信號大約各占1/2。整體接收系統(tǒng)噪聲系數(shù)對應于5 GHz應用模式為5.5 dB，對應于2.4 GHz應用模式為4.5 dB。

低嗓聲放大器（LNA）是接收機印板中最重要的裝置之一，LNA的質(zhì)量對接收器的參數(shù)有相當大的影響。圖6是用于雙頻接收機中的5 GHz低噪聲放大器示意圖。

放大器由一對為降低噪音系數(shù)而優(yōu)化的級聯(lián)差分電路組成。當一個有用的大射頻信號輸入時，該LNA轉(zhuǎn)換到低增益模式，以避免信號壓縮。增益減少是通過晶體管M2和M5作為一對電流開關實現(xiàn)的，通過分流信號電流遠離感性負載來實現(xiàn)降低輸出信號。增益變化的正確度取決于匹配晶體管的大小和對所有過程及溫度死角的很好控制。為了降低噪聲，可以使用級聯(lián)裝置，在級聯(lián)節(jié)點的寄生電容通過電感L3和L4濾出。電感L5通過濾去差分M7和M8尾部節(jié)點的寄生電容來提高LNA的共模抑制比。增加在尾節(jié)點的共模阻抗以提高共模抑制，從而允許LNA使用單端射頻輸入，無需一個平衡器[6]。

目前產(chǎn)品中的大多數(shù)單片無線電通信裝置的處理能力有限，主要是受到尺寸和隔離的限制。當前用到的單芯片無線電通信最復雜的裝置是應用于WLAN的無線藍芽調(diào)制解調(diào)器和收發(fā)器。其適合單晶片設計是因為其運行在低功耗狀態(tài)且需處理的地方有限。在無線傳感器網(wǎng)絡的設計過程中，傳感器節(jié)點無線通信、低耗能、體積小等特點也使基于片上系統(tǒng)（SoC）的單芯片無線收發(fā)系統(tǒng)有了極大的空間。如何開發(fā)更好的分離技術，克服電磁干擾等問題，仍是如何將收發(fā)模塊、中頻模塊基帶信號處理模塊和電源管理與控制模塊等，連同天線和開關集成在一個單芯片中的片上系統(tǒng)（SoC）的主要課題。

[1]OH Nam Jin，LEE Sang Gug，KO Jinho.A CMOS 868/915 MHz direct conversion ZigBee single-chip radio[J].IEEE Communications Magazine，December，2005，43（12）：100-109.

[2]KADOYAMA T，SUZUKI N，SASHO N，et al.A complete single-chip GPS receiver with 1.6V 24mW radio in 0.18 μm CMOS[J].IEEE Journal of Solid-State Circuits，2004，39（4）：562-568.

[3]ISHIKURO H，HAMADA M，AGAWA K I，et al.A single-chip CMOS bluetooth transceiver with 1.5 MHz IF and direct modulation transmitter[C]. 2003 IEEE International Solid-State Circuits Conference，2003：94-480.

[4]AHOLA R.A single-chip CMOS transceiver for 802.11a/b/g wireless LANs[J].IEEE Journal of Solid-State Circuits，2004，39（12）：2250-2258.

[5]ZARGARI M，TERROVITIS M，JEN SH M，et al.A single-chip dual-band tri-mode CMOS transceiver for IEEE 802.11a/b/g wireless LAN[J].IEEE Journal of Solid-State Circuits，2004，39（12）：2239-2249.

[6]RYYN?NEN J.A single-chip multimode receiverfor GSM900，DCS1800，PCS1900，andWCDMA[J].IEEE Journal of Solid-State Circuits，2008，38（4）：594-602.

[7]KENNETH K O.On-chip antennas in silicon ICs and their application[J].IEEE Transactions on Electron Devices，JULY，2005，52（7）：1312-1323.

[8]O K K ，KIM K，F(xiàn)LOYD B.Wireless communications using integrated antennas[C].Proceedings of the IEEE 2003 InternationalInterconnectTechnology Conference， 2008：111-113.

[9]LIE D Y C.RF-SoC：low-power single chip radio design using Si/SiGe BiCMOS technology[C].2008 3rdInternational Conference on Microwave and Millimeter Wave Technology Proceedings，2008：30-37.

[10]MAGOON R.A single-chip quad-band（850/900/1800/1900 MHz）directconversion GSM/GPRS RF transceiverwith integrated VCOsand fractional-N synthesizer[J].IEEE Journal of Solid-State Circuits，2008，37（12）：1710-1720.

A single chip radio transceiver system design

Ruan Yue

（Information Science& Technology College，Zhejiang Shuren University，Hangzhou 310015，China）

A system-on-chip（SoC）design methodology is suggested in order to satisfy the technical requirements of low power consumption，low cost，integration and high reliability in wireless transceiver system such as WSN，Bluetooth，WLAN and so on.Integrate the whole wireless transceiver system into one single chip can greatly minimize its size.This paper presents the basic structure in single chip radio system and several components in circuit implementation，such as mixer，low noise amplifier，power amplifier.

SoC；transceiver；single chip radio；low noise amplifier；power amplifier

TN92

A

1674-7720（2011）03-0042-04

book=45,ebook=170

2010-10-13）

阮越，男，1984年生，碩士，助教，主要研究方向：嵌入式系統(tǒng)，無線傳感器網(wǎng)絡等。