程知群,朱雪芳,高俊君,徐勝軍
(杭州電子科技大學(xué)射頻電路與系統(tǒng)教育部重點(diǎn)實(shí)驗(yàn)室, 杭州310018)
目前,無線通信設(shè)備正朝著低電壓、低功耗、低噪聲和高線性度的趨勢發(fā)展。混頻器作為收發(fā)機(jī)中的關(guān)鍵模塊之一,對(duì)通信設(shè)備的上述性能產(chǎn)生直接的影響。隨著微電子工藝的發(fā)展, CMOS器件的柵長進(jìn)一步縮小, MOS器件的過驅(qū)動(dòng)電壓也進(jìn)一步降低,這就為設(shè)計(jì)低壓低功耗的射頻電路提供了可能,但是依靠減小MOS器件的柵長降低工作電壓是有限的。因此,電路設(shè)計(jì)者把更多的注意力集中到電路拓?fù)浣Y(jié)構(gòu)上,使設(shè)計(jì)具有低壓結(jié)構(gòu)的射頻電路成為了熱門課題。
傳統(tǒng)的Gilbert混頻器由跨導(dǎo)級(jí)、開關(guān)級(jí)、負(fù)載級(jí)堆疊組成,其結(jié)構(gòu)自下而上分別為跨導(dǎo)級(jí)、開關(guān)級(jí)、負(fù)載級(jí)[1]。這種結(jié)構(gòu)中,所有的直流電流都流經(jīng)跨導(dǎo)級(jí)、開關(guān)級(jí)和負(fù)載級(jí),跨導(dǎo)級(jí)與開關(guān)級(jí)電路都需要一個(gè)開啟電壓(Von),負(fù)載級(jí)也會(huì)有一定的電壓降(VRL),因此,電源電壓的最小值Vdd,min=2Von+VRL。如果采用低電源電壓,這種結(jié)構(gòu)不能保證所有的管子都工作在飽和區(qū)。也就是說, Gilbert混頻器不能滿足低電壓的要求,需要對(duì)其做出改進(jìn),如:文獻(xiàn)[2-3]提出省去尾電流管來減小電源電壓,文獻(xiàn)[4-11]用折疊結(jié)構(gòu)代替堆疊結(jié)構(gòu)來解決上述問題。
文獻(xiàn)[8]給出了折疊結(jié)構(gòu)和堆疊結(jié)構(gòu)的比較,折疊結(jié)構(gòu)增加了兩個(gè)射頻中斷電路和一個(gè)耦合電容。這樣對(duì)直流通道來說,跨導(dǎo)級(jí)與開關(guān)級(jí)、負(fù)載級(jí)的直流電路分開,兩條支路相互獨(dú)立,互不影響。電源電壓只需提供相當(dāng)于一個(gè)開啟電壓(Von)的值就能使跨導(dǎo)管與開關(guān)管都工作在各自的飽和區(qū),即電源電壓的最小值Vdd,min=Von+VRL。達(dá)到了低電源電壓的目的。但是,射頻中斷電路一般用LC諧振網(wǎng)絡(luò)實(shí)現(xiàn),電感的使用增加了電路的版圖面積和噪聲。本文設(shè)計(jì)了一種新的折疊結(jié)構(gòu)混頻器,電路不使用具有大電感的LC諧振電路,工作于1.2 V電壓時(shí),得到了低電壓、低功耗、低噪聲和高線性度的性能。
本文設(shè)計(jì)的折疊混頻器拓?fù)浣Y(jié)構(gòu)如圖1所示,M1~M4為跨導(dǎo)級(jí), M5~M8為開關(guān)級(jí), RL為負(fù)載電阻。RF輸入端接匹配網(wǎng)絡(luò), IF輸出端接源跟隨器作為輸出緩沖電路(bu ffer)。
圖1 交流耦合折疊混頻器拓?fù)浣Y(jié)構(gòu)
該折疊混頻器電路的跨導(dǎo)級(jí)采用電流復(fù)用技術(shù)[12],由NMOS管(M1、M2)、PMOS管(M3、M4)和隔直電容Cd組成交流耦合互補(bǔ)跨導(dǎo)結(jié)構(gòu)??鐚?dǎo)級(jí)的輸出端(A、A′點(diǎn))與開關(guān)管的源極相連。跨導(dǎo)級(jí)直接接于電源電壓,使得跨導(dǎo)管M1和M2的直流電流由兩部分組成,一部分來自M3和M4,另一部分來自開關(guān)管和負(fù)載電阻, 達(dá)到了低電源電壓的目的。由于流經(jīng)開關(guān)級(jí)與負(fù)載級(jí)的電流很小,這樣一方面使得開關(guān)管產(chǎn)生的閃爍噪聲減小,另一方面負(fù)載電阻RL值可以適當(dāng)加大,從而提高了混頻器的轉(zhuǎn)換增益。所以該電路既滿足了低電壓的要求,又能保證混頻器在低電源電壓下有良好的性能。
圖2是幾種折疊混頻器跨導(dǎo)電路。圖2(a)在跨導(dǎo)級(jí)NMOS管M1漏端接負(fù)載電阻R, M1管的電流In在A點(diǎn)分流,一部分流經(jīng)開關(guān)管(Is),另一部分流經(jīng)負(fù)載電阻(Ir),但是這種跨導(dǎo)電路的缺點(diǎn)是射頻信號(hào)一部分通過負(fù)載電阻R泄露到交流地。為了減少射頻信號(hào)的損失,必須增加電阻R,這樣又會(huì)使節(jié)點(diǎn)A的直流電壓減小,在低電源電壓下,不能保證M1管工作在飽和區(qū)。為了解決這個(gè)問題,用有源負(fù)載替代負(fù)載電阻R,如圖2(b)。但是,這里的PMOS管僅僅增大了節(jié)點(diǎn)A與電源電壓之間的阻抗,如果把M1和M2的柵極連起來,形成CMOS反相器結(jié)構(gòu),那么M2在增加阻抗的同時(shí)還能跟M1共同放大射頻信號(hào)[12],如圖2(c),這樣就完全避免了射頻信號(hào)通過M2泄露到交流地。由圖可知, Is=In+Ip,總跨導(dǎo)gm=gmn+gmp(gmn是NMOS管的跨導(dǎo), gmp是PMOS管的跨導(dǎo)),所以CMOS反相器有效地提高了混頻器的轉(zhuǎn)換增益。
圖2 折疊混頻器的跨導(dǎo)級(jí)幾種結(jié)構(gòu)
再來分析一下該結(jié)構(gòu)的直流工作狀況, M1和M2的柵極加相同偏置電壓Vrfdc,假設(shè)Vt為MOS管的閾值電壓, Vovn為M1的過驅(qū)動(dòng)電壓, Vovp為M2的過驅(qū)動(dòng)電壓,則有:Vovn=Vrfdc-Vt, Vovp=Vdd-Vrfdc-Vt,所以 電源電壓 最小值 Vdd,min=Vovn+Vovp+2Vt。在0.18 μm CMOS工藝中, Vt典型值為500 mV,因此用反相器作為跨導(dǎo)電路的混頻器只適用于1 V以上的電源電壓。為了使混頻器能滿足更低的電壓,在M1和M2之間增加隔直電容Cd, M1和M2管偏置分開,如圖2(d)。這種結(jié)構(gòu)稱為交流耦合互補(bǔ)跨導(dǎo)。假設(shè)Vrfdcn為M1的偏置電壓, Vrfdcp為M2的偏置電壓,則電源電壓的最小值Vdd,min=Vovn+Vovp+2Vt+Vrfdcp-Vrfdcn,可見,在Vrfdcn>Vrfdcp時(shí), Vdd,min比常規(guī)反相器更小,適用于更低的工作電壓。
1.3.1 增益
假設(shè)本振信號(hào)LO為理想方波信號(hào),則該混頻器(如圖1)的增益可表示為:gmn是M1和M2的跨導(dǎo), gmp是M3和M4的跨導(dǎo), R即負(fù)載電阻RL的值。因?yàn)殚_關(guān)管的漏極電流很小,所以負(fù)載電阻值可以適當(dāng)增加,由式(1)知,混頻器的增益將隨之提高。值得注意的是,增大負(fù)載電阻值的同時(shí)必須保證節(jié)點(diǎn)A的直流電壓足夠使得M1和M2工作在飽和區(qū)。
1.3.2 噪聲系數(shù)
假設(shè)本振信號(hào)為理想方波信號(hào),并考慮鏡像頻率的影響,噪聲系數(shù)的表達(dá)式[9]為
RS為源阻抗, RL為負(fù)載電阻值,系數(shù)γn對(duì)長溝道晶體管來說等于2/3,對(duì)于亞微米MOSFET, γn的值較大。由式(2)知,只要選擇合理的偏置電壓Vrfdcn、Vrfdcp和M1 ~M4的寬長比,噪聲系數(shù)隨著跨導(dǎo)的增加而減小。
1.3.3 線性度
如果節(jié)點(diǎn)A(見圖1)的電壓過高,開關(guān)管將會(huì)關(guān)斷。也就是說,如果M1和M3的電流很大, M1和M2的輸出端電壓也增大,這樣就會(huì)關(guān)斷開關(guān)管M7和M6或者M(jìn)5和M8。開關(guān)管進(jìn)入線性區(qū),影響混頻器的線性度,所以降低節(jié)點(diǎn)A的電壓,并讓開關(guān)管遠(yuǎn)離線性區(qū)[9],即Vgs≈Vth,能提高混頻器的線性度。
該混頻器設(shè)計(jì)基于SMIC 0.18 μm標(biāo)準(zhǔn)CMOS工藝,用Advanced Design System軟件進(jìn)行電路設(shè)計(jì)與仿真。電源電壓1.2 V;RF頻率為2.5 GHz,功率為-30 dbm;LO頻率為2.6 GHz,本振信號(hào)的電壓擺幅VLO=600 m Vpp。
圖3是三階交調(diào)點(diǎn)(IIP3)隨本振功率變化曲線,在本振功率為0 dBm時(shí), IIP3達(dá)到最大值3.857 dBm。當(dāng)本振功率大于或小于0 dBm時(shí), IIP3都會(huì)急劇下降。圖4是噪聲系數(shù)(NF)和轉(zhuǎn)換增益(Conversion Gain)隨本振功率變化曲線,本振功率為-3 dBm時(shí),噪聲系數(shù)達(dá)最小值4.982 dB,本振功率為-5 dBm時(shí),轉(zhuǎn)換增益達(dá)到最大值11.23 dB。考慮到混頻器的整體性能,必須采取折衷,所以選擇本振功率為0 dBm,此時(shí),噪聲系數(shù)為5.257 dB,轉(zhuǎn)換增益為9.787 dB。圖5是當(dāng)本振功率為0 dBm時(shí),噪聲系數(shù)隨輸出頻率變化曲線,噪聲系數(shù)隨著輸出頻率的增加不斷減小,在輸出頻率為100 MHz時(shí),噪聲系數(shù)為5.257 dB。
圖3 IIP3隨本振功率變化曲線
圖4 NF與轉(zhuǎn)換增益隨本振功率變化曲線
圖5 NF隨輸出頻率變化曲線
圖6是該折疊混頻器的版圖,該版圖用Cadence Virtuoso Layout editor進(jìn)行設(shè)計(jì)及優(yōu)化。 RF輸入端的匹配網(wǎng)絡(luò)與IF輸出端的buffer都集成在了片內(nèi),版圖面積556 μm×966 μm。
圖6 折疊混頻器版圖
表1是本文設(shè)計(jì)的折疊混頻器整體性能的仿真結(jié)果,并與其他發(fā)表的論文做了比較,可以看出該混頻器具有高線性度,低噪聲的優(yōu)點(diǎn)。
表1 混頻器性能總結(jié)與比較
本文采用交流耦合互補(bǔ)跨導(dǎo)級(jí)成功設(shè)計(jì)了一種適用于低電源電壓下工作的折疊混頻器。仿真結(jié)果表明,該混頻器具有高線性度、低噪聲的優(yōu)點(diǎn)。
[ 1] Gilbert B.A Precise Four-Quadrant Multiplier with Sub-Nanosecond Response[ J].IEEE Journalof Solid-State Circuits, 1968, 3(12):365-373.
[ 2]Lee T H, Samavati H, Rategh H R, et al.5-GHz CMOSWireless LANs[ J] .IEEE Transactions on Microwave Theory and Techniques, 2002, 50(1):268-280.
[ 3]BakiR A, El-Gamal M N.RF CMOSFully-Integrated Heterodyne Front-End Receivers Design Technique for 5 GHz Applications[ M] .IEEE Proceedings of the International Symposium on Circuits and Systems, 2004, 1:960-963.
[ 4]H YWang, K FWei, Lin JS, et al.A 1.2V Low LO-Power 3-5GHz Broadband CMOSFolded-Switching Mixer for UWB Receiver[ M].IEEE Radio Frequency Integrated Circuits Symposium,2008, 621-624.
[ 5] Krcmar M, Spiegel S, Ellingeer F, etal.A Broadband Folded Gilbert-Cell CMOSMixer[ M] .2007 14th IEEE International Conference on Electronics Circuits and Systems, 2007, 820-824.
[ 6]Reja M M, Moez K, Filanovsky I, et al.A Novel 0.6V CMOS Folded Gilbert-cell Mixer for UWB Applications[ M].IEEE International SOC Conference, 2008, 169-172.
[ 7]E P Hong, Y SHwang, H JYoo.Direct Conversion RF Front-End with a Low-Power Consumption Technique for 2.4 GHz ISM Band[ J] .IEEE, IET Microwaves, Antennas& Propagation,2008, 2(8):898-903.
[ 8] 劉乾坤.超寬帶系統(tǒng)中CMOS直接下變頻混頻器的設(shè)計(jì)和研究[ D] .2007屆碩士研究生論文.
[ 9] Vidojkovic V, Tang JD, Leeuwenburgh A, et al, A Low-Voltage Folded-Switching Mixer in 0.18-μm CMOS[ J] .IEEE Journal of Solid-State Circuits, 2005, 40(6):1259-1264.
[ 10] Krcmar M, Subramanian V, Deen M J, et al.High Gain Low Noise Folded CMOSMixer[ M] .1stEuropeanWireless Technology Conference, 2008, 13-16.
[ 11] Chen CH, Chianq P Y, Jou C F.A Low Voltage Mixerwith Improved Noise Figure[ J] .IEEE Microwave and Wireless Components Letters, 2009, 19(2):92-94.
[ 12] Karanicolas A.A 2.7-V 900-MHz CMOS LNA and Mixer[ J].IEEE Journal of Solid-State Circuits, 1996, 31(12):1939-1944.