彭繼強,楊 豪,王旭亮

(中國電子科技集團公司第五十四研究所,河北石家莊050081)

0 引言

在工程應用中,數(shù)字正交調(diào)制器在采樣速率較高時,容易發(fā)生調(diào)制數(shù)據(jù)時序問題,因此而導致IQ相位不平衡、相噪惡化等,并且在帶有隨機數(shù)據(jù)調(diào)制時不易被發(fā)現(xiàn),嚴重影響數(shù)字正交調(diào)制器的調(diào)制效果。為了解決以上問題,引入固定輸入信號、同相正弦輸入信號和正交正弦輸入信號3種特定信號分析解決問題。

AD公司的高性能數(shù)字正交上變頻器AD9957作為調(diào)制器具有方便易用、頻率靈活、IQ幅相一致性好的優(yōu)點。然而,由于其數(shù)據(jù)接口是IQ支路時分復用的18位寬并行總線,當采樣速率較高時,容易發(fā)生調(diào)制數(shù)據(jù)時序問題。在系統(tǒng)中,調(diào)制數(shù)據(jù)時序問題會導致IQ相位不平衡和相噪惡化等,嚴重時會導致調(diào)制數(shù)據(jù)錯誤。在帶有隨機數(shù)據(jù)調(diào)制時,數(shù)據(jù)錯誤容易被發(fā)現(xiàn),但是由于調(diào)制后中頻帶寬較大,使因調(diào)制數(shù)據(jù)時序不佳導致的IQ相位不平衡和相噪惡化的問題不易被發(fā)現(xiàn)。

1 3種輸入信號的分析

數(shù)字正交調(diào)制器通常由一對數(shù)字乘法器和一個數(shù)字加法器組成,其組成如圖1所示。數(shù)字正交調(diào)制器的4個輸入信號中,2個是數(shù)字載波信號,它們是一對正交的正弦和余弦波形,角頻率都是 ωC(ωC=2πfC,fC是載波頻率)。另2個是I和Q支路數(shù)字基帶信號。調(diào)制輸出Y(t)是基帶信號上變頻到載波頻率(fC)后的調(diào)制信號。

圖1 數(shù)字正交調(diào)制示意圖

1.1 固定輸入信號分析

假設固定輸入信號輸入載波信號頻率為 ωC,I和Q輸入信號不隨時間變化,幅度系數(shù)為K(0≤K≤1)。則I和Q輸入信號輸入表達式為:

可得輸出信號Y(t)的表達式:

式中,余弦函數(shù)的自變量只有輸入載波信號頻率ωC,說明輸出信號Y(t)是一個與輸入載波信號頻率 ωC相同的單頻信號。

1.2 同相正弦輸入信號分析

假設同相正弦輸入信號輸入載波信號頻率為ωC,I和Q輸入信號為同一正弦波,幅度系數(shù)為K(0≤K≤1),角頻率為 ωB。則 I和Q輸入信號輸入表達式為:

可得輸出信號Y(t)的表達式為:

式中包括2個余弦函數(shù),一個余弦函數(shù)有角頻率項ωC+ωB,另一個有角頻率項 ωC-ωB,說明輸出信號Y(t)由2個信號組成,各自與載波頻率fC偏移基帶頻率 fB。

1.3 正交正弦輸入信號分析

假設正交正弦輸入信號輸入載波信號頻率為ωC,I和Q輸入信號由一對角頻率為 ωB的正交信號組成,幅度系數(shù)為K(0≤K≤1)。則I和Q輸入信號輸入表達式為:

可得輸出信號Y(t)的表達式為:

式中只有一個單一的余弦項,說明Y(t)只由一個單頻信號組成,其角頻率為載波角頻率 ωC與基帶角頻率 ωB之和。如果將I和Q的輸入信號交換,式(5)中角頻率為載波角頻率 ωC與基帶角頻率 ωB之差,其他并不改變。固定輸入信號,同相正弦輸入信號和正交正弦輸入信號的頻譜如圖2所示。

圖2 3種不同輸入信號時的頻譜

2 時序問題的實測與分析

在AD9957作為正交數(shù)據(jù)調(diào)制器工作時通過頻譜儀對65.536 MHz和131.072 MHz兩種采樣速率時的調(diào)制輸出進行實測。

當采樣速率為65.536 MHz時,用頻譜儀觀察調(diào)制器輸出,與理論上的推導結果相符,相位噪聲優(yōu)于-65 dB,輸出正常。圖3為在65.536MHz時的不同輸入信號的頻譜。正交正弦輸入信號時,輸出為圖3(b)中的左半部分和右半部分。

圖3 65.536 MHz時不同輸入信號的頻譜

當采樣速率為131.072 MHz時,用頻譜儀觀察調(diào)制器輸出,出現(xiàn)IQ不平衡和相噪惡化問題,導致輸出結果不正常。131.072 MHz時觀察到的不同輸入信號的頻譜如圖4所示。

圖4 131.072 MHz時不同輸入信號的頻譜

從圖4中可以觀察到,固定輸入信號的頻譜,因數(shù)據(jù)不隨時鐘變化,輸出正常;同相正弦輸入信號以及角頻率相加和相減時的正交正弦輸入信號的頻譜,有IQ相位不平衡和相噪惡化。正交正弦輸入信號時,輸出為圖4(b)中的左半部分和右半部分。

對整個數(shù)據(jù)通路中的延時進行分析。用示波器觀察,因PCB走線造成的相對延時不超過0.2 ns,低于示波器誤差,可以忽略。對FPGA芯片中電路進行時序分析,寄存器到管腳延時,最大延時6.1 ns,最小延時0.4 ns,skew(數(shù)據(jù)偏斜,即相對延時)約6 ns;寄存器到寄存器延時,最大延時7 ns,最小延時1 ns,skew約6 ns?？梢奆PGA芯片內(nèi)的傳輸延時造成18位數(shù)據(jù)之間skew較大,由于131.072MHz的采樣速率對于6 ns(166.7MHz)的skew已達到臨界,導致時鐘采樣點數(shù)據(jù)不穩(wěn)定,造成了IQ相位不平衡和相噪惡化現(xiàn)象。

AD9957理論上可支持最高250 MHz的基帶采樣速率,在采樣速率65.536 MHz時工作正常,但在采樣速率為131.072 MHz時,由于采樣速率基帶數(shù)據(jù)時序問題導致AD9957的輸出不正常,嚴重影響了數(shù)字正交調(diào)制器的效果,降低了其調(diào)制性能。

3 時序優(yōu)化及性能實測

為了解決上述問題,對FPGA內(nèi)部進行時序優(yōu)化,使關鍵信號的扇入和扇出路徑盡量短,減小絕對延時,優(yōu)化并行數(shù)據(jù)的輸出寄存器的位置,使寄存器到管腳延時一致,skew最小。經(jīng)過時序分析可以觀察到,最終輸出的skew不超過0.02 ns。

通過以上的方法優(yōu)化后,再按相同方法進行測試,當采樣速率為131.072MHz時,用頻譜儀觀察調(diào)制器輸出,與理論結果相符,輸出正常,相位噪聲優(yōu)于-65 dB。再將采樣速率提高到196.608 MHz,與理論結果相符,輸出正常。

優(yōu)化時序消除了調(diào)制器輸出的IQ相位不平衡和相噪惡化問題后,實測了調(diào)制隨機數(shù)據(jù)時的調(diào)制輸出,基帶數(shù)據(jù)采樣速率196.608 MHz,中頻帶寬65.536 MHz,其頻譜第二旁瓣外抑制優(yōu)于-45 dB,帶外抑制優(yōu)于-60 dB。可見AD9957具有優(yōu)異的調(diào)制性能。

4 結束語

在帶有隨機數(shù)據(jù)調(diào)制時,調(diào)制后中頻帶寬較大,使IQ不平衡和相噪惡化的問題不易被發(fā)現(xiàn),通過引入固定輸入、同相正弦輸入和正交正弦輸入3種信號對調(diào)制器輸出進行測試,并對時序進行分析和優(yōu)化,很好地解決了以上問題,提高了數(shù)字正交調(diào)制器的調(diào)制效果。以上方法也適用于AD9957以外的各種正交調(diào)制器的測試和優(yōu)化。

[1]BUCHANANN.B,FUSCOV.HighPerfor-manceIQ Modulator-Based Phase Conjugator for Modular Retrodirective AntennaArray Implementation[J].IEEE Trans.On Commune,2009,57(5):2301-2306.

[2]CAVER J K,LIAO M W.AdaptiveCompen-sationfor Imbalance and Offset Losses in Direct Conversion Transceivers[J].IEEE Trans.On Commune,1993,42(4):581-588.

[3]NOE R.PhaseNoiseTolerant Synchronous QPSK/BPSK Basebandtype Intradyne Receiver Concept with Feedforward Carrier Recovery[J].J.Lightw.Technol,2005,23(2):802-808.

[4]宋廣怡,彭繼強.基于FPGA的QPSK高速解調(diào)器的設計與實現(xiàn)[J].無線電工程,2006,36(5):47-49.

[5]GARDNER F M.A BPSK/QPSK Timing Error Detector for Sampled Receivers[J].IEEE Trans.On Commune,1986,34(5):423-429.

[6]GARDNER F M.Interpolation in Digital Modems Part I:Fundamentals[J].IEEE Trans.on Commune,1993,41(3):501-507.