田海燕

(沈陽鐵路信號工廠，沈陽 110025)

1 概述

隨著應(yīng)答器設(shè)備在鐵路系統(tǒng)的大量應(yīng)用，應(yīng)答器設(shè)備作為地對車信息傳遞的載體起到了重要作用。應(yīng)答器設(shè)備具有信息傳輸速率高、信息量大、實(shí)時性強(qiáng)等特點(diǎn)，目前已成為鐵路既有線提速以及高速新線建設(shè)的重要設(shè)備。

應(yīng)答器設(shè)備采用電磁感應(yīng)技術(shù)，車載主機(jī)通過機(jī)車天線連續(xù)向地面輻射能量，當(dāng)機(jī)車駛過地面應(yīng)答器時，地面無源應(yīng)答器得到能量并啟動工作。地面數(shù)據(jù)通過無線方式以FSK信號傳向機(jī)車，機(jī)車天線接收到地面信號后經(jīng)過車載主機(jī)解調(diào)譯碼，最后將數(shù)據(jù)信息傳送給安全計(jì)算機(jī)。

FSK信號必須經(jīng)過解調(diào)后才能通過解碼單元解析。本文提出1種利用現(xiàn)場可編程門陣列（FPGA）對FSK信號進(jìn)行解調(diào)的方案。

FSK：頻移鍵控，就是用數(shù)字信號去調(diào)制載波的頻率。FSK信號具有抗干擾能力強(qiáng)、傳輸距離遠(yuǎn)等優(yōu)點(diǎn)，在日常生活和工業(yè)控制中被廣泛采用。例如鐵路系統(tǒng)和電力系統(tǒng)的載波通信中，也廣泛使用其傳送各種控制信息。

本設(shè)計(jì)中利用可靠性較高的FPGA芯片進(jìn)行FSK信號的解調(diào)，用硬件描述語言智能分析FSK信號，從而滿足比較高的頻偏范圍和高頻解調(diào)要求，實(shí)現(xiàn)實(shí)時、穩(wěn)定的FSK信號解調(diào)，具有解調(diào)電路簡單、可靠性高、使用器件少、調(diào)試工作量小的特點(diǎn)。

2 系統(tǒng)結(jié)構(gòu)

由車載天線接收到的信號，經(jīng)過前期信號處理后，把FSK數(shù)字信號傳送給FPGA進(jìn)行數(shù)字解調(diào)，如圖1所示。

接收信號處理主要是對接收的信號進(jìn)行濾波、放大等處理，形成FPGA可以識別的數(shù)字信號，可以對27.095 MHz能量信號進(jìn)行隔離，對FSK信號進(jìn)行選通放大，如圖2所示。

本設(shè)計(jì)的數(shù)字解調(diào)部分采用Altera公司的FPGA芯片，系統(tǒng)時鐘選用頻率為27.095 MHz的外部有源鐘振。FPGA芯片完成的數(shù)字解調(diào)部分的框圖如圖3 所示。

3 系統(tǒng)實(shí)現(xiàn)

歐洲標(biāo)準(zhǔn)應(yīng)答器的載波頻率為282.2 kHz，鍵頻移控分別為3.951、4.515 MHz，數(shù)據(jù)傳輸頻率為564.48 kHz。根據(jù)A接口要求，中心頻率為(fH+fL)/2=4.234 MHz±175 kHz，頻率偏差為(fH+fL)/2=282.24 kHz±7%。

因此，在處理好基本解調(diào)的同時，還要在規(guī)定的頻偏下實(shí)現(xiàn)解調(diào)。本文用硬件語言來實(shí)現(xiàn)對硬件電路偏差造成頻偏的FSK信號的解調(diào)。

本文所介紹的解調(diào)為采樣信號解調(diào)，因此采樣頻率必須足夠高，這樣可以明顯區(qū)分兩個頻率的差異，以滿足頻偏要求。本系統(tǒng)采用鐘振時鐘27.095 MHz， PLL為8倍頻。

整個處理過程為并行執(zhí)行，即能實(shí)現(xiàn)FSK信號的實(shí)時采樣。處理過程為采樣到合法的信號時，進(jìn)行片內(nèi)存儲，數(shù)據(jù)存儲為雙位存儲（主要為滿足頻偏范圍），當(dāng)存儲達(dá)到存儲載頻周期時間時，組合判斷是否滿足載頻條件要求。此時處理采用延期1個采樣周期處理形式，數(shù)據(jù)采樣使用整體判斷與逐個跳移判斷結(jié)合，以便更好地進(jìn)行數(shù)據(jù)采樣分析。若合法（允許歐標(biāo)條件要求偏差存在），則輸出時鐘和數(shù)據(jù)。當(dāng)采樣到非法頻率（頻偏超出歐標(biāo)對FSK移頻條件要求）時，拋棄采樣信號，保證安全性。程序編寫時，注意VHDL語言的使用，比如采樣計(jì)數(shù)時，采用與或運(yùn)算來代替簡單的計(jì)數(shù)運(yùn)算，以便更好地實(shí)現(xiàn)高頻運(yùn)行，防止時鐘歪斜及抖動。二進(jìn)制編碼采用格雷碼，以減少信號跳變，更好地解決高頻下的毛刺和時鐘抖動。對FSK信號的占空比要求僅為15%及以上，以減少硬件設(shè)計(jì)電路的設(shè)計(jì)難度，更好地滿足硬件電路器件一致性和鍵頻跳變特性。FSK信號識別處理原理如圖4所示。

4 系統(tǒng)的實(shí)際應(yīng)用及結(jié)果分析

整個設(shè)計(jì)使用Altera公司的EP3C25E144I7芯片，在Quartus II軟件平臺上進(jìn)行布局布線，時序約束。布線后時序分析如圖5所示。

在圖5中，采樣信號頻率實(shí)際為229.25 MHz，滿足設(shè)計(jì)要求。

使用任意波形發(fā)生器輸出FSK信號，頻率為3.951 MHz,跳頻為4.515 MHz,FSK信號速率為282.2 kHz,用Signal Tap觀測，波形如圖6所示。

用Signal Tap芯片內(nèi)部觀測，系統(tǒng)內(nèi)部運(yùn)行正常，符合設(shè)計(jì)思想，以下使用示波器觀測實(shí)際輸出波形。在以下波形圖中，上排為輸出CP，下排為TA。

將示波器設(shè)為小于最小觀察量時間觸發(fā)，觀察波形如圖7所示。

從圖7可以看出,時鐘周期和碼元數(shù)據(jù)對照，滿足設(shè)計(jì)要求。

調(diào)整任意波形發(fā)生器的FSK速率，可以觀察到速率在260～300 kHz之間無明顯差別，滿足設(shè)計(jì)要求。

為了滿足頻偏范圍，調(diào)整任意發(fā)生器的頻率為4.126 MHz，跳頻為4.691 MHz，觀測示波器波形如圖8所示。

從圖8可以看出，無錯碼和丟碼現(xiàn)象，滿足設(shè)計(jì)要求。

調(diào)整任意波形發(fā)生器的頻率為3.776 MHz，跳頻為4.346 MHz，觀測示波器波形如圖9所示。

從圖9可以看出，無錯碼和丟碼現(xiàn)象，滿足設(shè)計(jì)要求。

調(diào)整任意波形發(fā)生器的頻率為4.126 MHz，跳頻為4.696 MHz,觀測示波器波形如圖10所示。

從圖10可以看出，無錯碼和丟碼現(xiàn)象，滿足設(shè)計(jì)要求。

5 總結(jié)

使用FPGA來實(shí)現(xiàn)FSK解調(diào)，第一，考慮到實(shí)際接收到的FSK信號碼元波形分為過渡區(qū)和穩(wěn)定區(qū),在解調(diào)時只使用碼元穩(wěn)定區(qū)中若干個載波周期內(nèi)的采樣值作解調(diào)判決，可以盡量減少誤碼率，以便在有限小的時間內(nèi)，接收更多的有效位。第二，通過存儲信息的智能判斷，能夠更好地識別高頻FSK信號，并且可以減少硬件設(shè)計(jì)要求。第三，傳統(tǒng)的FSK解調(diào)方式都是采用硬件電路實(shí)現(xiàn)，電路復(fù)雜，調(diào)試不便。文中采用硬件描述語言設(shè)計(jì)的基于FPGA解調(diào)，設(shè)計(jì)靈活，修改方便，有效減少了元器件的使用數(shù)量，增加了可靠性，同時系統(tǒng)采用VHDL語言進(jìn)行設(shè)計(jì)，具有良好的可移植性及產(chǎn)品升級的系統(tǒng)性。第四，在工廠生產(chǎn)時，F(xiàn)PGA的解調(diào)比硬件解調(diào)電路省去了電路的調(diào)試，并且減少了加工工序，有利于工廠批量生產(chǎn)。

本方案已經(jīng)在沈陽鐵路信號工廠的應(yīng)答器傳輸模塊上使用，通過了實(shí)驗(yàn)室實(shí)驗(yàn)，F(xiàn)SK的解調(diào)良好，在應(yīng)答器啟動后，無錯碼和誤碼現(xiàn)象，完全滿足產(chǎn)品設(shè)計(jì)要求。近期在武漢到襄樊線路350 km/h的運(yùn)行條件下，接收龐巴迪應(yīng)答器數(shù)據(jù)良好。各種實(shí)驗(yàn)和現(xiàn)場試用表明，使用FPGA芯片實(shí)現(xiàn)FSK解調(diào)，具有很大的優(yōu)越性。

[1] FFFIS for Eurbalise SUBSET-036-v241 [S]．2007.

[2] Test Specification for Eurobalise FFFIS SUBSET-085-v222 [S]．2007.

[3] Altera Corporation．Development Tools Selector Guide，1999.

[4] 徐光輝，程東旭，黃如． 基于FPGA的嵌入式開發(fā)與應(yīng)用[M]，北京：電子工業(yè)出版社，2006.

[5] 褚振勇，翁木云．FPGA設(shè)計(jì)及應(yīng)用[M]．西安：西安電子科技大學(xué)出版社，2002.