邢燕，胡永輝

?

一種高性能數(shù)字移相系統(tǒng)

邢燕，胡永輝

（中國科學(xué)院國家授時中心，西安 710600）

闡述了一種用于時間同步系統(tǒng)的高性能數(shù)字移相系統(tǒng)的設(shè)計方案和實現(xiàn)過程，該系統(tǒng)采用直接數(shù)字合成（DDS）技術(shù)，其同步精度小于100 ns，移相精度可達(dá)5×10-10s，同時能夠?qū)崿F(xiàn)精度為10-6Hz的頻率調(diào)節(jié)。該系統(tǒng)是為時間同步系統(tǒng)設(shè)計，并可廣泛應(yīng)用到軍用、電力、通信等領(lǐng)域中。

移相；時間同步；直接數(shù)字合成（DDS）

時間同步系統(tǒng)的一個重要指標(biāo)就是本地秒信號能夠?qū)崿F(xiàn)與標(biāo)準(zhǔn)秒的高精度同步，這就要求有一個可高精度移相的本地秒產(chǎn)生和保持系統(tǒng)。本文介紹的高性能數(shù)字移相系統(tǒng)就是專門為時間同步系統(tǒng)研制的高精度移相系統(tǒng)，它將原子頻標(biāo)輸出的標(biāo)準(zhǔn)頻率信號進(jìn)行分頻，產(chǎn)生標(biāo)準(zhǔn)的鐘面信息（比如年、月、日、時、分、秒）、分脈沖信號（1 PPM）、秒脈沖信號（1 PPS），并可以通過調(diào)相的方式對本地的1 PPS進(jìn)行移相，從而達(dá)到本地時間與國家標(biāo)準(zhǔn)時間或國際標(biāo)準(zhǔn)時間之間的同步，確保本地時間的準(zhǔn)確度，同時還可以通過調(diào)頻的方式對本地的頻標(biāo)進(jìn)行校準(zhǔn)，從而確保本地時間的準(zhǔn)確度，達(dá)到守時的目的。

高性能數(shù)字移相系統(tǒng)的設(shè)計對時鐘源有3個基本要求：1）頻率、相位高精度；2）頻率、相位高穩(wěn)定度；3）頻率、相位精確可調(diào)。現(xiàn)有的直接數(shù)字合成DDS（direct digital synthesis）技術(shù)是將先進(jìn)的數(shù)字處理理論和方法引入信號合成領(lǐng)域的移相新技術(shù)，它結(jié)構(gòu)簡單，易于控制，具有頻率、相位、幅度可精確控制的優(yōu)勢[1]，適合應(yīng)用于高精度移相系統(tǒng)之中。

考慮到實際的應(yīng)用，該系統(tǒng)采用模塊化設(shè)計，即可作為模塊集成到時間同步系統(tǒng)中，也可以單獨使用。它體積小、集成度高、對外接口簡單，能夠?qū)崿F(xiàn)納秒級的移相，在軍用、電力、通信系統(tǒng)中有著廣泛的應(yīng)用。本文介紹了該系統(tǒng)的工作原理，給出了其設(shè)計方案和實現(xiàn)過程。

1 系統(tǒng)方案

系統(tǒng)采用單片機(jī)處理器作為控制核心，結(jié)合復(fù)雜可編程邏輯器件CPLD（complex programmable logic device）和高性能DDS芯片實現(xiàn)高精度移相和頻率調(diào)節(jié)。系統(tǒng)主要運用了DDS相位連續(xù)和可以控制波形的初始相位的特性，它產(chǎn)生的本地秒信號經(jīng)同步后，與標(biāo)準(zhǔn)時間信號的同步精度可達(dá)幾十個納秒；移相后，同步精度可達(dá)1~2 ns。其功能總框圖如圖1所示。

本地時間分頻模塊CPLD采用EPM7128芯片，對時鐘信號采取計數(shù)的方式進(jìn)行分頻，EPM7128內(nèi)部計數(shù)器計到某個閾值時輸出寬度為10μs的秒信號，這個閥值根據(jù)需要可以被CPU更改。由于CPU可以修改這個閾值，所以輸出的本地1 PPS信號就可以相對標(biāo)準(zhǔn)秒信號（同步秒）做±1s以內(nèi)任意時間的移動（移相精度100 ns）。這種移相方式速度很快，但是無法滿足高精度要求。

圖1 系統(tǒng)總框圖

精密移相系統(tǒng)中的DDS芯片AD9852內(nèi)部有14 bit的相位偏置寄存器[2]，CPU通過修改此寄存器的值，就可以改變AD9852輸出的10 MHz時鐘信號的初始相位。由于CPLD內(nèi)部計數(shù)所使用的時鐘是AD9852輸出的10 MHz信號，所以AD9852輸出的10 MHz信號相位的變化同時也改變了CPLD輸出的本地1 PPS信號的相位，從而實現(xiàn)精密移相。由于系統(tǒng)采用了DDS芯片AD9852，因此在實現(xiàn)高精度移相的同時可達(dá)到的調(diào)頻精度為10-6Hz，其穩(wěn)定度與時鐘源的穩(wěn)定度一致。

CPU控制器響應(yīng)EPM7128、AD9852、鍵盤和PC，并控制LCD顯示。當(dāng)串口或鍵盤有命令發(fā)出時，CPU對命令進(jìn)行處理，并對EPM7128和AD9852進(jìn)行相應(yīng)的操作，同時刷新LCD的顯示信息。

2 工作原理

AD9852對輸入10 MHz時鐘10倍頻后作為內(nèi)部時鐘，因此其內(nèi)部時鐘為100 MHz。它的輸出為兩路相位始終相差π、頻率為10 MHz的正弦信號[2]，這兩路正弦信號分別經(jīng)過外部7階橢圓濾波器后再送入AD9852的高速比較器，比較器的輸出端就可以得到10 MHz的方波送到EPM7128。EPM7128對AD9852輸出的10 MHz的方波信號進(jìn)行分頻，得到本地的1 PPS脈沖信號（就是本地秒信號）。

AD9852采用DDS技術(shù)，是一個全數(shù)字的開環(huán)系統(tǒng)。它的輸出頻率、相位和幅度可以精確地控制，在頻率和相位調(diào)節(jié)過程中，輸出相位是一個連續(xù)平穩(wěn)的過渡過程。在外部參考頻率不是精確的10 MHz時，可以通過修改頻率寄存器的值來確保輸出頻率為精確的10 MHz。AD9852頻率寄存器控制字的計算公式[3]如下：

3 系統(tǒng)設(shè)計

3.1 硬件設(shè)計

目前DDS技術(shù)多應(yīng)用于頻率合成和任意波形的產(chǎn)生，而本文介紹的高性能數(shù)字移相系統(tǒng)主要運用到了它可以控制波形的初始相位和相位連續(xù)的特性。雖然AD9852能實現(xiàn)輸出1 PPS在±1 s以內(nèi)的任意移相，但由于在移相過程中AD9852為避免相位突跳、保證輸出相位穩(wěn)定的10 MHz時鐘信號，當(dāng)移相數(shù)值越大時移相速度越慢。這樣AD9852雖然實現(xiàn)了輸出1 PPS在±1 s以內(nèi)的任意移相，但相對速度較慢，特別是移相數(shù)值較大時，這個問題尤為突出。為了解決該問題，系統(tǒng)在硬件設(shè)計上采用CPLD和AD9852相結(jié)合的方式來實現(xiàn)移相，這樣既保證了移相的精度又保證了移相的速度。

人機(jī)接口部分包括鍵盤和LCD顯示，當(dāng)有按鍵按下時，觸發(fā)CPU外部中斷，CPU在中斷服務(wù)程序中讀取鍵值。CPU每秒刷新鐘面LCD一次，來更新鐘面時間顯示。系統(tǒng)每秒輸出一個寬度為10μs的脈沖信號，同時輸出一幀完整的時間信息，包括年、月、日、時、分、秒。此外，還可通過計算機(jī)串口發(fā)送命令的方式實現(xiàn)人機(jī)交互。

由表1可以發(fā)現(xiàn)，工程建設(shè)中，全過程造價管控具有深遠(yuǎn)意義，實施有效工程造價管控，在計劃額內(nèi)控制項目投資，提高資源分配率，特別是是利用造價管理有效協(xié)調(diào)施工各參與方，提高建筑項目管理的效益，以此為建筑企業(yè)創(chuàng)造更大的社會與經(jīng)濟(jì)效益。

高性能數(shù)字移相系統(tǒng)的穩(wěn)定性和可靠性主要取決于系統(tǒng)參考時鐘的性能，因此在硬件設(shè)計中對輸入時鐘做了相應(yīng)的處理。時鐘信號在接入數(shù)字移相系統(tǒng)前會有所衰減并受到干擾，因此設(shè)計中加入了放大和整型電路，以獲得較好的頻率特性和抗干擾能力。此外，硬件設(shè)計中還采取了以下措施來提高系統(tǒng)的性能：

1）數(shù)字地和模擬地采用一點共地，減少各個電路之間的相互耦合。

2）數(shù)字電源和模擬電源相互獨立，減少電源之間的串?dāng)_。

3）電源部分采用了濾波電路，減少電源對系統(tǒng)的干擾；在電源和電源引腳附近加去耦或旁路電容。

3.2 軟件設(shè)計

系統(tǒng)軟件部分的工作主要包括：對系統(tǒng)進(jìn)行初始化，響應(yīng)鍵盤、PC機(jī)操作，顯示LCD，串口接收和發(fā)送數(shù)據(jù)等。其軟件流程如圖2和圖3所示。

作為系統(tǒng)的核心，CPU在上電或者復(fù)位后，首先進(jìn)行系統(tǒng)初始化，初始化完成后，循環(huán)查詢命令緩沖區(qū)是否有未執(zhí)行的命令。命令接收是在中斷服務(wù)程序中實現(xiàn)的，其中鍵盤操作命令是在外部中斷服務(wù)程序中執(zhí)行，每按下一個按鍵，CPU就將鍵值放入鍵值緩沖區(qū)，中斷返回后由主程序判斷當(dāng)前鍵值緩沖區(qū)中是否有一個有效的命令幀。同樣，CPU在接收到串口數(shù)據(jù)后，也把數(shù)據(jù)放入串口數(shù)據(jù)緩沖區(qū)，中斷返回后由主程序執(zhí)行相應(yīng)的命令。

如果輸入的命令合法，則將命令分解成不同的操作，分別發(fā)送給不同的執(zhí)行單元。這些操作包括：

1）頻率調(diào)節(jié)命令只發(fā)送給DDS芯片AD9852，由AD9852負(fù)責(zé)執(zhí)行。

2）移相命令分解成兩部分，大于100ns的部分發(fā)送給EPM7128執(zhí)行，100ns以下的部分發(fā)送給AD9852執(zhí)行。

3）初同步命令由CPLD執(zhí)行。初同步可以使本地1 PPS與參考1 PPS之間的時間差小于100 ns。

4）對時間設(shè)置命令，由CPU直接將輸入命令轉(zhuǎn)換成時間信息，然后輸出至LCD。

5）本地1 PPS連接到CPU的另一個外部中斷輸入端，在中斷服務(wù)程序中，CPU對本地時間進(jìn)行秒加一計算，然后把當(dāng)前時間信息在LCD上顯示，同時在串口輸出。

圖2 系統(tǒng)軟件總流程圖

圖3 中斷流程圖

4 測試與結(jié)論

測試中，以中國科學(xué)院國家授時中心的頻標(biāo)作為高性能數(shù)字移相系統(tǒng)的時鐘源，將其產(chǎn)生的1 PPS信號與國家授時中心的秒信號同步。開機(jī)后，將移相1 PPS與標(biāo)準(zhǔn)秒同步到1.5 ns左右，以標(biāo)準(zhǔn)秒作為開門信號，用SR620計數(shù)器采樣比對結(jié)果[5]，如圖4所示。

圖4 高性能數(shù)字移相系統(tǒng)輸出1 PPS信號與中國科學(xué)院國家授時中心標(biāo)準(zhǔn)秒信號比對結(jié)果

圖4給出了4個小時的測量數(shù)據(jù)，對數(shù)據(jù)分析后得出：高性能數(shù)字移相系統(tǒng)所產(chǎn)生的1 PPS信號的穩(wěn)定性與時鐘源的穩(wěn)定性一致。當(dāng)高性能數(shù)字移相系統(tǒng)用于時間同步系統(tǒng)中時，其小于100 ns的同步精度、5×10-10s的移相精度完全能夠滿足同步系統(tǒng)的要求，同時該系統(tǒng)可實現(xiàn)10-6Hz的頻率調(diào)節(jié)精度。

整個系統(tǒng)以MCU處理器和CPLD作為開發(fā)平臺，結(jié)合DDS技術(shù)和高性能的軟硬件設(shè)計，保證了系統(tǒng)的性能指標(biāo)。模塊化的設(shè)計使得高性能數(shù)字移相系統(tǒng)能夠很靈活地應(yīng)用到不同的時間同步系統(tǒng)中，即可作為模塊集成在時間同步系統(tǒng)中，也可作為單獨的設(shè)備使用。當(dāng)作為模塊使用時，可通過串口對數(shù)字移相系統(tǒng)進(jìn)行同步和移相；當(dāng)作為單獨的設(shè)備使用時，還可通過鍵盤對其進(jìn)行操作。目前，它已經(jīng)被應(yīng)用到許多不同的時間同步系統(tǒng)中。

[1] 周林. 用AD9852與FPGA結(jié)合實現(xiàn)中頻線性調(diào)相[J]. 電訊技術(shù), 2002, 6: 72-75.

[2] Analog Devices Inc.Analog Devices AD9852 Data Sheet[Z]. [S.l]: [s.n], 1999.

[3] 潘炳松, 許明, 潘錦. DDS芯片AD9852及其應(yīng)用[J]. 電子技術(shù), 2002, 4: 46-48.

[4] 朱磊. DDS 芯片AD9852 的應(yīng)用問題分析[J]. 電子器件, 2008, 31(4): 1141-1143.

[5] 劉春俠, 王改霞, 漆溢. 用于守時工作的時間間隔計數(shù)法與雙混頻時差測量比對法的比較[J]. 時間頻率學(xué)報, 2007, 30(2): 111-117.

A High-precision Digital Phase-shift System

XING Yan, HU Yong-hui

(National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China)

The design and implementation of a high-performance digital phase-shift system based on DDS(direct digital synthesis) is introduced. For this system, the time synchronization precision is better than 100 ns, the phase-shifting accuracy is 5×10-10s, and the frequency-modulation precision is 10-6Hz. This system is designed for time synchronization system, and can also be used in martial system, electric system, communication system, etc.

phase-shift; time synchronization; direct digital synthesis (DDS)

2009-08-05

邢燕，女，碩士，工程師，主要從事時間用戶系統(tǒng)終端設(shè)備的開發(fā)與研制的研究。

TN74

A

1674-0637(2010)01-0023-05