田桂珍,王生鐵,林百娟,王志和

(內(nèi)蒙古工業(yè)大學(xué) 信息工程學(xué)院,內(nèi)蒙古 呼和浩特 010051)

1 引言

風(fēng)能是一種清潔的可再生能源,風(fēng)力發(fā)電是風(fēng)能利用的主要形式,在世界范圍內(nèi)展現(xiàn)出良好的發(fā)展前景[1]?，F(xiàn)有的風(fēng)力發(fā)電系統(tǒng)可以分為恒速恒頻和變速恒頻2類[2,3],前者主要采用鼠籠式異步發(fā)電機(jī),通過(guò)軟啟動(dòng)器和無(wú)功補(bǔ)償裝置并網(wǎng);后者一般分為雙饋異步發(fā)電機(jī)加部分功率電力電子裝置接入電網(wǎng)和同步發(fā)電機(jī)通過(guò)全功率電力電子裝置接入電網(wǎng)。為了保證風(fēng)力發(fā)電系統(tǒng)中網(wǎng)側(cè)變換器和無(wú)功補(bǔ)償裝置(SVC,STATCOM)在電網(wǎng)電壓不平衡和畸變情況下安全可靠工作,必須準(zhǔn)確而快速檢測(cè)電網(wǎng)電壓正序基波分量的相位和頻率信號(hào),為控制策略的實(shí)施提供必要的信息和依據(jù)。

鎖相環(huán)(PLL)是一種能夠?qū)崿F(xiàn)2個(gè)電信號(hào)在相位和頻率同步的設(shè)備[4]。文獻(xiàn)[2]對(duì)開(kāi)環(huán)鎖相系統(tǒng)進(jìn)行了分析,將三相電壓經(jīng)過(guò)變換得到其分量,從而得到其相角值,這種方法需求得反三角函數(shù)值,計(jì)算速度較慢,尤其在系統(tǒng)頻率變動(dòng)和電壓不平衡時(shí),對(duì)畸變電壓的抑制作用弱,因此無(wú)法正確鎖相。文獻(xiàn)[5]提出一種基于三角函數(shù)正交性以及自適應(yīng)濾波原理的相位跟蹤閉環(huán)控制系統(tǒng),它克服了模擬鎖相環(huán)的缺點(diǎn),但這種方法采用了傅立葉分析法,使跟蹤速度變慢。為解決上述問(wèn)題,出現(xiàn)了基于PI控制的軟件鎖相環(huán),通過(guò)同步旋轉(zhuǎn)坐標(biāo)變換跟蹤原理,達(dá)到相位鎖定的目的。

目前軟件鎖相方法面臨的主要問(wèn)題是:受負(fù)序分量的影響,鎖相系統(tǒng)要取得較好的穩(wěn)態(tài)精度,其中的環(huán)路濾波器的截止頻率必須取得很低,這極大地影響了動(dòng)態(tài)響應(yīng)的速度[6]。為了解決上述問(wèn)題,文獻(xiàn)[7]采用 T/2和T/4延時(shí)的方法來(lái)抵消電網(wǎng)電壓中的直流偏移量和負(fù)序分量影響,但所用的T是定值,一旦電網(wǎng)頻率波動(dòng)時(shí),該方法將無(wú)法準(zhǔn)確鎖相;文獻(xiàn)[8]提出一種基于4個(gè)加強(qiáng)性單相鎖相(EPLL)的三相鎖相環(huán)方法,3個(gè)EPLL分別檢測(cè)三相電網(wǎng)電壓和其移相90°后的電壓信號(hào),利用對(duì)稱分量法提取電壓正序分量,最后利用1個(gè)EPLL跟蹤正序分量中A相,該方法可以消除電壓不平衡的影響、具有很強(qiáng)的抑制諧波能力和頻率自適應(yīng)性,但不能抑制電壓中直流偏移量的影響。

針對(duì)實(shí)際的風(fēng)力發(fā)電系統(tǒng),通過(guò)分析基于單dq坐標(biāo)變換鎖相環(huán)工作原理和存在的問(wèn)題,研究基于雙同步坐標(biāo)變換的鎖相環(huán)(DSRF SPLL)方法,通過(guò)雙dq變換和解耦計(jì)算完全消除電壓不平衡的影響,同時(shí)在電網(wǎng)電壓頻率突變和單相接地等故障情況下也能快速、準(zhǔn)確地鎖定相位。仿真和實(shí)驗(yàn)驗(yàn)證該方法的正確性。

2 基于單dq坐標(biāo)變換的鎖相環(huán)

基于單dq坐標(biāo)變換的鎖相環(huán)(SSRF SPLL)結(jié)構(gòu)如圖1所示,其基本原理為:三相輸入電壓經(jīng)單dq坐標(biāo)變換得到ud和uq,針對(duì)uq的閉環(huán)控制采用PI控制器來(lái)消除偏差。當(dāng)uq=0時(shí),即可實(shí)現(xiàn)輸出相位與電網(wǎng)電壓相位同步。由于采用閉環(huán)控制,可獲得良好的鎖相性能。

圖1中,PI環(huán)節(jié)傳遞函數(shù)為

圖1 SSRF SPLL結(jié)構(gòu)框圖Fig.1 Block diagram of the SSRF SPLL

系統(tǒng)閉環(huán)的傳遞函數(shù)為

SSRF SPLL在三相電壓平衡且不含諧波的條件下,取得很好的結(jié)果;當(dāng)出現(xiàn)高次諧波時(shí),降低鎖相環(huán)的帶寬,諧波對(duì)輸出的影響基本可以忽略;但三相電壓不平衡時(shí),鎖相環(huán)的帶寬太低,系統(tǒng)的動(dòng)態(tài)響應(yīng)速度變得非常慢,不利于該方法的工程應(yīng)用。

3 不平衡電壓矢量在雙同步參考坐標(biāo)下的分解

在三相電網(wǎng)電壓不平衡時(shí),根據(jù)對(duì)稱分量法,電網(wǎng)電壓矢量us(只考慮基波電壓)可以描述為正序、負(fù)序和零序電壓分量3者的合成,即

利用三相靜止坐標(biāo)系到兩相靜止坐標(biāo)系變換,零序分量經(jīng)過(guò)變換后為零,從而抑制了零序分量的影響。電網(wǎng)電壓矢量us在α β坐標(biāo)系下可描述為

從式(4)中看出,在 α β坐標(biāo)系上電壓矢量us可分解為以角頻率為ω旋轉(zhuǎn)的正序電壓分量和以角頻率為-ω旋轉(zhuǎn)的負(fù)序電壓分量組成,如圖2所示。它是由2個(gè)旋轉(zhuǎn)坐標(biāo)系組成:一個(gè)是以角頻率為ω′旋轉(zhuǎn)的d+1q+1坐標(biāo)系,旋轉(zhuǎn)的角度為 θ′;另一個(gè)是以角頻率為 -ω′旋轉(zhuǎn)的d-1q-1坐標(biāo)系,旋轉(zhuǎn)的角度為-θ′。分別進(jìn)行正向同步dq坐標(biāo)變換和負(fù)向同步dq坐標(biāo)變換,可得

其中

圖2 基于DSRF的電壓矢量圖Fig.2 Phasor diag ram of the DSRF

根據(jù)SSRF SPLL的鎖相原理可知,正序變換的旋轉(zhuǎn)角θ′應(yīng)該盡可能接近于ω t+φ+1,即有θ′≈ω t+φ+1,sin(ω t+φ+1-θ′)≈ω t+φ+1-θ′,cos(ω t+φ+1-θ′)≈1,φ=φ-1+φ+1。將式(5)和式(6)整理為

由式(7)和式(8)可以看出,在正向dq坐標(biāo)變換下,輸出電壓的正序分量變成了直流量,負(fù)序分量則變?yōu)?ω頻率的交流分量;同樣,在負(fù)向dq坐標(biāo)變換下,輸出電壓的負(fù)序分量為直流量,而正序分量為2ω頻率的交流量。因此在電壓不平衡條件下,正向dq坐標(biāo)變換中uq+1不僅含有直流部分,還有負(fù)序分量引起二次諧波。

4 DSRF SPLL結(jié)構(gòu)模型

通過(guò)以上的分析可以知道,不平衡電壓在正負(fù)向dq坐標(biāo)變換下,輸出電壓之間存在一定的聯(lián)系,可以通過(guò)解耦計(jì)算,提取正序和負(fù)序電壓分量。根據(jù)式(7)和式(8)可以得到正負(fù)序電壓的解耦變換計(jì)算公式

根據(jù)以上的推導(dǎo)關(guān)系可以得到如圖3所示的DSRF SPLL結(jié)構(gòu)模型,式(9)和式(10)分別為圖3中的正、負(fù)序電壓解耦變換計(jì)算公式。

圖3 DSRF SPLL結(jié)構(gòu)模型Fig.3 Structure model of the DSRF SPLL

圖3中,低通濾波器(LPF)的傳遞函數(shù)為

式中 ,Ts=1/(δ ω);ω為電壓基頻;δ為常數(shù)[9]。

5 仿真結(jié)果

5.1 SSRF SPLL和DSRF SPLL的比較

設(shè)輸入三相電壓幅值分別為 ua=0.6(標(biāo)幺值),ub=1.0(標(biāo)幺值),uc=0.4(標(biāo)幺值),頻率 f=50 Hz,A相初始相位為30°,控制器參數(shù)選擇為:ζ=0.707,ωn=157 rad/s,調(diào)節(jié)時(shí)間 ts=0.045 s,kp=222,τ=0.008 99,ωff=314 rad/s。SSRF SPLL和DSRF SPLL在PSCAD/EMTDC環(huán)境下的仿真結(jié)果分別如圖4和圖5所示。

圖4 SSRF SPLL的仿真結(jié)果Fig.4 Simulation results of the SSRF SPLL

圖5 DSRF SPLL的仿真結(jié)果Fig.5 Simulation results of the DSRF SPLL

由圖4和圖5可以看出,SSRF SPLL受二次諧波的影響,引起輸出相位波形畸變,不能正確鎖定相位;DSRF SPLL通過(guò)解耦計(jì)算分離出三相正序電壓分量,從而能夠抑制負(fù)序電壓分量的影響。

5.2 DSRF SPLL的適應(yīng)性

當(dāng)t=0.2 s時(shí),輸入電壓頻率突然變?yōu)?f=47 Hz,仿真結(jié)果如圖6所示。當(dāng)t=0.2 s時(shí),C相發(fā)生單相接地故障,持續(xù)時(shí)間0.06 s,仿真結(jié)果如圖 7所示。通過(guò)以上 2圖可以看出,DSRF SPLL具有很強(qiáng)的適應(yīng)能力,頻率變化或者發(fā)生瞬時(shí)單相接地故障時(shí),也能夠進(jìn)行準(zhǔn)確的鎖相。

圖6 頻率變化時(shí)DSRF SP LL的仿真結(jié)果Fig.6 Simulation results of the DSRF SP LL with varying frequency

圖7 單相接地時(shí)DSRF SP LL的仿真結(jié)果Fig.7 Simulation results of the DSRF SPLL with single-phase-earthing fault

6 實(shí)驗(yàn)結(jié)果

為了驗(yàn)證理論分析和仿真結(jié)果的正確性,針對(duì)電壓不平衡、畸變和單相接地情況對(duì) DSRF SPLL進(jìn)行實(shí)驗(yàn)研究。實(shí)驗(yàn)系統(tǒng)硬件結(jié)構(gòu)如圖8所示,主要由計(jì)算機(jī)、C8051F410單片機(jī)、三相電壓檢測(cè)與調(diào)理電路及測(cè)量與顯示模塊等組成。其中,C8051F410單片機(jī)主要功能為三相電壓的采樣和A/D轉(zhuǎn)換,鎖相環(huán)的控制程序及相位的D/A轉(zhuǎn)換和輸出;電壓檢測(cè)和調(diào)理電路檢測(cè)實(shí)驗(yàn)室三相交流電壓,并將其轉(zhuǎn)換為滿足單片機(jī)輸入要求的電壓信號(hào)。軟件設(shè)計(jì)時(shí),三相電壓數(shù)據(jù)采集及鎖相算法安排在中斷服務(wù)程序中實(shí)現(xiàn),采樣周期為300 μ s。

圖8 實(shí)驗(yàn)系統(tǒng)硬件結(jié)構(gòu)圖Fig.8 Hardware block diagram of the experiment sy stem

實(shí)驗(yàn)參數(shù)與仿真參數(shù)相同,實(shí)驗(yàn)結(jié)果如圖9所示。從圖9中看出,DSRF SPLL可以完全消除電壓不平衡的影響,很好地抑制諧波,電網(wǎng)電壓發(fā)生單相接地故障時(shí)也可以準(zhǔn)確鎖定相位。實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析和仿真結(jié)果的正確性與可行性。

圖9 DSRF SPLL的實(shí)驗(yàn)波形Fig.9 Experimental waveforms of the DSRF SPLL

7 結(jié)論

隨著風(fēng)力發(fā)電的快速發(fā)展,其裝機(jī)容量在電網(wǎng)中所占比重也越來(lái)越大,風(fēng)力發(fā)電對(duì)電力系統(tǒng)的影響也越來(lái)越明顯。為了保證風(fēng)力發(fā)電系統(tǒng)在電網(wǎng)異常或故障時(shí)安全、可靠運(yùn)行,必須快速、準(zhǔn)確鎖定正序電壓基波分量的相位和頻率,為網(wǎng)側(cè)變換器和靜止無(wú)功補(bǔ)償裝置提供控制基準(zhǔn)。本文研究了基于雙同步坐標(biāo)變換的鎖相環(huán)方法,在電網(wǎng)電壓不平衡、畸變、單相接地和頻率突變等故障下能快速、穩(wěn)定地跟蹤電網(wǎng)基波正序電壓。通過(guò)PSCAD/EMTDC軟件的仿真和以單片機(jī)C8051-F410為核心的實(shí)驗(yàn)系統(tǒng)的實(shí)驗(yàn)研究驗(yàn)證了DSRF SPLL的正確性和可行性。本文研究的鎖相方法對(duì)解決并網(wǎng)型風(fēng)力發(fā)電系統(tǒng)在復(fù)雜工況下的同步問(wèn)題有一定參考價(jià)值。

[1]GWEC.Global Wind 2008 Report[EB/OL].[2009-04-09].http://www.gwec.net/fileadmin/documents/Global%20Wind%202008%20Report.pdf.

[2]Blaabjerg F,T eodorescu R,Liserre M.Overview of Control and Grid Synchronization for Distributed Power Generation Systems[J].IEEE Transactions on Industrial Electronics,2006,53(5):1398-1409.

[3]Arulampalam A,Ramtharan G,Jenkins N.Trends in Wind Power T echnology and Grid Code Requirements[C]∥Second International Conference on Industrial and Information Systems,2007:129-133.

[4]Hsieh G C,Hung J C.Phase Locked Loop Techniques-a Survey[J].IEEE Transactions on Industrial Electronics,1996,43(6):609-615.

[5]周衛(wèi)平,吳正國(guó),夏立.基波相位和頻率的高精度檢測(cè)及在有源電力濾波器中的應(yīng)用[J].中國(guó)電機(jī)工程學(xué)報(bào),2004,24(4):91-96.

[6]Chung S.A Phase Tracking System for Three Phase Utility Interface Inverters[J].IEEE Trans.on Power Electronics,2000,15(3):431-433.

[7]Sinha R K,Sensarma P S.Improved PLL under Disto rted Utility Conditions[C]∥IEEE International Conference on Industrial Technology,2006:1849-1852.

[8]M asoud K G,IravanI M R.A M ethod for Synchronization of Power Electronic Converters in Polluted and Variablefrequency Environments[J].IEEE Transactions on Power Systems,2004,19(3):1263-1270.

[9]Rodriguez P,POU J,Bergas J.Decoupled Double Synchronous Reference Frame PLL for Power Converter Control[J].IEEE Transactions on Power Electronics,2007,22(2):584-592.