摘 要:無論是軟件捕包技術(shù)還是硬件捕包技術(shù)，前提是建立網(wǎng)絡(luò)連接，恢復(fù)正確的時(shí)鐘和數(shù)據(jù)流。針對(duì)網(wǎng)絡(luò)竊聽技術(shù)，提出并實(shí)現(xiàn)了可安全傳輸?shù)臄?shù)據(jù)鏈路協(xié)議，包括時(shí)鐘協(xié)議和加密協(xié)議。協(xié)議采用插入式結(jié)構(gòu)，不改變網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)和驅(qū)動(dòng)軟件，易于擴(kuò)展，可以適應(yīng)不同層次、不同速率和不同介質(zhì)的以太網(wǎng)物理層器件。協(xié)議單元可組合使用，在用戶端和交換機(jī)端都易于實(shí)現(xiàn)。

關(guān)鍵詞:網(wǎng)絡(luò)竊聽; 鏈路協(xié)議; AES算法; 時(shí)鐘協(xié)議; 加密協(xié)議

中圖分類號(hào):TN919-34文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)21-0086-03

Design and Implementation of Data Link Safety Protocol against Wiretapping

MAO Xi-long1， CAI Biao2， FENG Chao3

(1. School of Computer， National University of Defense Technology， Changsha， 410073 China;

2. Logistics Department， CAPF Anhui Contingent， Hefei 230031， China

3. CAPF Guangzhou Commanding Academy， Guangzhou 510440， China)

Abstract: The precondition of software and hardware packet capture techniques is to set up network connection， and then to recover the correct clock and data stream. Aiming at the wiretapping in network， a data link protocol (including clock protocol and encryption protocol) with secure transmission is proposed and implemented. The inserted structure is adopted in the protocol， which need not change the network topology and driver software， is easy to extend， and fits to ethernet physical devices with different layer， speed and medium. The protocol units can be combined and complemented on user end and switchboard end.

Keywords: network wiretapping; link protocol; AES algorithm; clock protocol; encryption protocol

0 引 言

網(wǎng)絡(luò)竊聽是一把雙刃劍，一方面各國政府常用來防范恐怖襲擊、監(jiān)視非法資金交易，另一方面黑客和一些情報(bào)機(jī)構(gòu)也用來非法獲取機(jī)密信息。據(jù)統(tǒng)計(jì)[1]，全球約20秒就有一次計(jì)算機(jī)入侵事件發(fā)生，約1/4的網(wǎng)絡(luò)防火墻被突破，約有70%以上的網(wǎng)管人員報(bào)告機(jī)密信息泄露。與各種網(wǎng)絡(luò)攻擊手段相比，網(wǎng)絡(luò)竊聽更加隱蔽，是目前威脅計(jì)算機(jī)網(wǎng)絡(luò)安全的主要問題之一，它通過監(jiān)聽、分析數(shù)據(jù)流來竊取敏感信息。2008年2月在DEFCON公司，兩個(gè)網(wǎng)絡(luò)安全研究院演示了如何利用BGP協(xié)議竊聽和篡改未加密的數(shù)據(jù)，用他們自己的網(wǎng)絡(luò)對(duì)這家公司的全部流量進(jìn)行重新路由，在該公司不知情的情況下將流量送到目標(biāo)地址。2008年6月18日，瑞典議會(huì)通過了一項(xiàng)竊聽法案，允許監(jiān)控所有的跨國通信，包括竊聽和檢查郵件，而不用申請(qǐng)法庭許可。2008年9月9日，美國國會(huì)參議院表決通過新的竊聽法案，取代“國外情報(bào)檢查法”，為反恐需要可以對(duì)一方在境外的國際間通信進(jìn)行未經(jīng)法庭授權(quán)的竊聽，并對(duì)參與實(shí)施的通信公司予以法律豁免。從1997年至今，我國的銀行、證券等機(jī)構(gòu)的計(jì)算機(jī)網(wǎng)絡(luò)相繼遭到無數(shù)次攻擊。因此，如何做到既安全快速傳遞信息，又不泄漏機(jī)密信息，成了國家和企業(yè)要害部門重點(diǎn)考慮的安全問題之一。

無論是軟件竊聽技術(shù)還是硬件捕包技術(shù)，前提是建立穩(wěn)定的鏈路連接，才能恢復(fù)出正確的報(bào)文流，所以可以設(shè)計(jì)特定速率的報(bào)文流保證連接的專用性;其次，可以對(duì)專用鏈路上傳輸?shù)臄?shù)據(jù)進(jìn)行加密處理。利用通用的以太網(wǎng)物理層器件，建立新的數(shù)據(jù)鏈路協(xié)議來有效防范網(wǎng)絡(luò)竊聽，安全地傳輸數(shù)據(jù)正是本文研究的內(nèi)容。

1 協(xié)議關(guān)鍵技術(shù)

以太網(wǎng)物理層負(fù)責(zé)MAC層和物理介質(zhì)之間的數(shù)據(jù)轉(zhuǎn)換與收發(fā)工作，由PCS、PMA和PMD三個(gè)子層組成[2]。

以太網(wǎng)物理層器件一般分為兩類，即PHY和Tranceiver。PHY完成了整個(gè)物理層的功能，而Tranceiver芯片只完成數(shù)據(jù)的串并轉(zhuǎn)換和時(shí)鐘恢復(fù)，相當(dāng)于PMA子層以下的功能。以太網(wǎng)物理層器件的核心功能是以一定的鏈路速率傳輸以太網(wǎng)幀結(jié)構(gòu)的報(bào)文，實(shí)際上對(duì)報(bào)文內(nèi)部的負(fù)載數(shù)據(jù)并不敏感，具體的協(xié)議處理由MAC層完成。因此在安全性要求較高的鏈路中，可以采用插入式的結(jié)構(gòu)，從時(shí)鐘和加密技術(shù)兩個(gè)方面實(shí)現(xiàn)新的網(wǎng)絡(luò)鏈路協(xié)議，并使得這種協(xié)議技術(shù)具有很好的安全性能。其結(jié)構(gòu)如圖1所示。

圖1 鏈路協(xié)議原理和結(jié)構(gòu)

從圖1可以看出，協(xié)議實(shí)現(xiàn)的硬件單元結(jié)構(gòu)獨(dú)立，兩端都是傳輸介質(zhì)，可以根據(jù)需要組合使用，既易于在用戶端實(shí)現(xiàn)，也易于在交換機(jī)端實(shí)現(xiàn)。

1.1 時(shí)鐘協(xié)議

在以太網(wǎng)物理層，PCS子層以參考時(shí)鐘為基準(zhǔn)，將MAC層來的字節(jié)流連續(xù)生成code-groups，再由PMA子層將數(shù)據(jù)和時(shí)鐘進(jìn)行融合后下送至鏈路上等待接收方接收，接收方使用相同的時(shí)鐘頻率就能夠進(jìn)行時(shí)鐘和數(shù)據(jù)恢復(fù)，收到正確的報(bào)文。這就為采用特定頻率參考時(shí)鐘構(gòu)造不同于標(biāo)準(zhǔn)以太網(wǎng)傳輸速率的數(shù)據(jù)鏈路協(xié)議提供了可能，只要收發(fā)雙發(fā)的頻率一致、滿足精度要求，就可以實(shí)現(xiàn)鏈路同步、自協(xié)商和時(shí)鐘數(shù)據(jù)恢復(fù)。

一般說來，由于物理層器件最高工作頻率的限制，鏈路參考時(shí)鐘頻率只能降低，不能升高。這種方式會(huì)降低鏈路傳輸速率，但不改變報(bào)文的幀結(jié)構(gòu)，實(shí)現(xiàn)簡(jiǎn)單。與標(biāo)準(zhǔn)以太網(wǎng)鏈路傳輸速率相比，存在以下關(guān)系:

fl/fs=Bl/Bs

(1)

式中:fl是改變后的參考時(shí)鐘頻率;fs是改變前的參考時(shí)鐘頻率。Bl是改變后對(duì)應(yīng)的鏈路速率;Bs是改變前對(duì)應(yīng)的以太網(wǎng)傳輸速率。

圖1所示的結(jié)構(gòu)顯示了在整個(gè)協(xié)議硬件單元中，時(shí)鐘變換模塊與加密解密模塊協(xié)同工作時(shí)的串聯(lián)關(guān)系。

1.2 加密協(xié)議

數(shù)據(jù)加密是實(shí)現(xiàn)網(wǎng)絡(luò)信息安全最可靠的技術(shù)，能有效防范各種網(wǎng)絡(luò)竊聽技術(shù)。AES 算法的特點(diǎn)是輪變換基本一致、并行執(zhí)行效率高、加密強(qiáng)度大，通過查表操作和組合邏輯即可完成，因此易于FPGA實(shí)現(xiàn)。

N輪AES算法主要流程如圖2所示。加密過程包括以下步驟[3]:

(1) 給定一個(gè)明文，將狀態(tài)初始化，并進(jìn)行輪密鑰加操作;

(2) 對(duì)前N-1輪中的每一輪，依次進(jìn)行字節(jié)代替、行移位、列混合和輪密鑰加操作;

(3) 對(duì)N輪(最后一輪)進(jìn)行字節(jié)代替、行移位和輪密鑰加操作;

(4) 將最后狀態(tài)中的內(nèi)容定義為密文輸出。

輪函數(shù)是AES算法的核心，對(duì)輪函數(shù)進(jìn)行優(yōu)化可以實(shí)現(xiàn)AES算法的優(yōu)化。輪函數(shù)中的字節(jié)代替實(shí)際上是一種查表運(yùn)算，其結(jié)果與字節(jié)所在的具體位置無關(guān);行移位只是字節(jié)在位置的調(diào)整，所以字節(jié)代替和行移位可優(yōu)化成一次查表操作。列混合中的多項(xiàng)式相乘操作可轉(zhuǎn)換成兩個(gè)二維數(shù)組相乘的形式，因此也可由查表操作代替。由此可知，AES算法中輪函數(shù)可以被合并成一組查表和異或操作。

圖2 AES加解密流程圖

解密過程與加密過程的區(qū)別在于輪函數(shù)次序不同，不過都可以利用代數(shù)性質(zhì)優(yōu)化成查表和異或操作。

本文采用的AES_128算法的數(shù)據(jù)和密鑰寬度為128 b，每次加密或解密需要10輪運(yùn)算，用Verilog HDL語言實(shí)現(xiàn)時(shí)需要12個(gè)時(shí)鐘周期才能得出運(yùn)算結(jié)果。單引擎AES算法如果需要達(dá)到千兆鏈路的速率，要求核心工作頻率至少為93.75 MHz。由于AES算法組合邏輯較多，一般中低端FPGA器件難以達(dá)到這樣的工作頻率，當(dāng)鏈路速率提高時(shí)，必須采用并行AES算法。并行AES_128算法的性能與鏈路速率存在以下關(guān)系:

M×f×WCy≥Bs

(2)

式中:M為算法引擎套數(shù);f為算法核心工作頻率;W為算法數(shù)據(jù)寬度，這里為128;Cy為單次運(yùn)算耗費(fèi)的時(shí)鐘周期，這里為12。

2套并行AES_128引擎實(shí)現(xiàn)千兆速率報(bào)文加解密的結(jié)構(gòu)如圖3所示。

千兆速率的明文加密流程如下:

(1) 每隔16拍形成一組128 b的明文寫入發(fā)送分派FIFO，實(shí)現(xiàn)時(shí)鐘域轉(zhuǎn)換;

(2) 發(fā)送明文分派邏輯將待加密的明文交替寫入加密引擎1和加密引擎2;

(3) 將2套加密引擎形成的密文進(jìn)行聚合，寫入發(fā)送聚合FIFO，再次完成時(shí)鐘域轉(zhuǎn)換;

(4) 形成125 MHz/8 b的發(fā)送密文，依照千兆接口時(shí)序，送往外部鏈路。解密流程與加密流程類似。

圖3中的結(jié)構(gòu)很容易擴(kuò)展，也很容易插入數(shù)據(jù)通路，以適應(yīng)不同類型、不同速率的鏈路，如POS，ATM等等。鏈路報(bào)文的幀首不能進(jìn)行加密和解密運(yùn)算，否則物理層芯片無法識(shí)別。

圖3 雙引擎AES_128算法并行加密解密結(jié)構(gòu)

2 協(xié)議安全性

常用的軟件捕包技術(shù)包括Sniffer，Tcpdump和Wireshark等，前提是鏈路建立連接，驅(qū)動(dòng)程序才能接收到正確的報(bào)文。常用的硬件捕包技術(shù)的前提是恢復(fù)正確的鏈路時(shí)鐘和數(shù)據(jù)流，然后才能對(duì)報(bào)文進(jìn)行協(xié)議分析和內(nèi)容檢查。

改變鏈路參考時(shí)鐘頻率實(shí)現(xiàn)簡(jiǎn)單，可以有效抵御軟件捕包技術(shù)，代價(jià)是降低了鏈路使用效率。鏈路加密協(xié)議可以有效抵御軟件捕包和硬件捕包技術(shù)。AES算法結(jié)構(gòu)設(shè)計(jì)采用寬軌跡策略，具有抗差分和線性密碼分析兩種特性，易于FPGA實(shí)現(xiàn)。近年來，一些差分和線性密碼分析的變體，可以成功破解輪數(shù)少的AES算法，但對(duì)于全部10輪的AES_128算法均是失敗的[4]。在現(xiàn)在和未來一段時(shí)間內(nèi)，AES算法對(duì)當(dāng)前攻擊手段來說都是免疫的[5]。

3 連通性和性能測(cè)試

基于以上兩種關(guān)鍵協(xié)議設(shè)計(jì)了PCI網(wǎng)卡和交換機(jī)原型，并在這些原型上進(jìn)行了連通性和性能測(cè)試。

對(duì)時(shí)鐘協(xié)議的測(cè)試結(jié)果表明，無論物理層和MAC層是否在同一個(gè)芯片內(nèi)處理，也不管速率是否為100 Mb/s或1 000 Mb/s，傳輸介質(zhì)是否為光纖或雙絞線，都可以采用特定頻率參考時(shí)鐘構(gòu)造不同傳輸速率的數(shù)據(jù)鏈路協(xié)議。

由于鏈路協(xié)議已發(fā)生改變，性能測(cè)試無法采用常規(guī)的協(xié)議測(cè)試儀器進(jìn)行，只能進(jìn)行對(duì)比測(cè)試。圖4和圖5表明了兩臺(tái)主機(jī)在Windows XP操作系統(tǒng)下，將鏈路置為100 MHz全雙工模式，采用文件共享方式，傳輸一個(gè)大小為6 344 184 762 B的文件，參考時(shí)鐘分別為20 MHz和標(biāo)準(zhǔn)值25 MHz時(shí)，10次傳輸?shù)慕y(tǒng)計(jì)結(jié)果。

圖4 鏈路參考時(shí)鐘為20 MHz，傳輸時(shí)間統(tǒng)計(jì)圖

圖5 鏈路參考時(shí)鐘為標(biāo)準(zhǔn)值25 MHz，傳輸時(shí)間統(tǒng)計(jì)圖

對(duì)比圖4和圖5的結(jié)果可以看出，鏈路參考時(shí)鐘降低為標(biāo)準(zhǔn)值的80%時(shí)，平均傳輸速率為標(biāo)準(zhǔn)速率的7648%，與公式(1)的結(jié)果吻合。

對(duì)雙引擎AES_128并行算法的測(cè)試結(jié)果表明，采用一片EP2C35F672C6的低端FPGA，核心工作頻率為58.3 MHz時(shí)，可以滿足1 000 Mb/s傳輸速率和最小報(bào)文間隔的要求，較好地實(shí)現(xiàn)了運(yùn)算速度和成本之間的平衡。

4 結(jié) 語

與軟件捕包技術(shù)相比，硬件捕包技術(shù)接觸的數(shù)據(jù)更加低層，更難以防范。從圖1所示的結(jié)構(gòu)可以看出，借助通用的以太網(wǎng)物理層器件，F(xiàn)PGA完成了標(biāo)準(zhǔn)鏈路到安全鏈路之間的轉(zhuǎn)換。這種方式不改變網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)，也不需要開發(fā)新的驅(qū)動(dòng)程序，可重構(gòu)性好?？梢赃m應(yīng)不同層次、不同速率和不同介質(zhì)的物理層器件。可擴(kuò)展的并行AES_128算法結(jié)構(gòu)可以適應(yīng)不同體系結(jié)構(gòu)和更高速率鏈路的要求。

參考文獻(xiàn)

[1]趙安軍，曾應(yīng)員.網(wǎng)絡(luò)安全技術(shù)與應(yīng)用[M].北京:人民郵電出版社，2007.

[2]IEEE. IEEE Std 802.3 Part 3: carrier sense multiple access with collision detection(CSMA/CD) access method and physical layer specifications[S]. [S.l.]: Institute of Electrical and Electronics Engineers， 2002.

[3]徐茂智，游林.信息安全與密碼學(xué)[M].北京:清華大學(xué)出版社，2007.

[4]SPILLMAN Richard.經(jīng)典密碼學(xué)與現(xiàn)代密碼學(xué)[M].葉阮健，譯.北京:清華大學(xué)出版社，2006.

[5]楊義先.現(xiàn)代密碼新理論[M].北京:科學(xué)出版社，2002.

[6]敖志剛.萬兆位以太網(wǎng)及其實(shí)用技術(shù)[M].北京:電子工業(yè)出版社，2007.

[7]SAVOJ J， RAZAVI B. A 10-Gb/s CMOS clock and data recovery circuit with a half-rate linear phase detector[J]. IEEE Journal of Solid-State Circuits， 2001， 36(5): 761-767.

[8]Anon. MegaCore function user guide[M/OL]. [2006-03-25]. http://www.altera.com.