摘 要:基于柵壓控制MOS管等效電阻實(shí)現(xiàn)放大器輸出電阻和射極電阻同時(shí)改變的原理，構(gòu)造一種新型可變增益放大器，通過控制電路和穩(wěn)壓電路提高了增益動(dòng)態(tài)范圍和電路穩(wěn)定性。采用UMC 0.5 μm BiCMOS工藝，使用HSpice軟件仿真，結(jié)果表明該放大器可在0~70 μA的較小控制電流下實(shí)現(xiàn)增益在0~66 dB寬范圍內(nèi)連續(xù)變化，帶寬超過73 MHz，具有良好的線性度。關(guān)鍵詞:可變增益放大器; 延遲式控制; BiCMOS; 寬動(dòng)態(tài)范圍

中圖分類號:TN710-34文獻(xiàn)標(biāo)識碼:A

文章編號:1004-373X(2010)16-0005-03

Design of BiCMOS-based Variable Gain Amplifier with Wide Dynamic Range

LUO Jun-jie， LI Fu-hua

(School of Electronics and Information， Soochow University， Suzhou 215021， China)

Abstract: The common variable gain amplifiers are in many forms. By the principle that changingMOS effective resistances by control its gate voltage can adjust both of the output and emitter resistors of the amplifier，a new VGA (variable gain amplifier) is achieved. Its gain dynamic range and the circuit stability are improved by the controlling modules and voltage regulator circuit. It is implemented by using UMC BiCMOS process and HSpice software. The results of HSpice simulation show that the amplifier can realize the continuous variation of gain and the bandwidth (>73 MHz) in the wide dynamic range of 0～66 dB at the control current of 0～70 μA.

Keywords: variable gain amplifier; delay control; BiCMOS; wide dynamic range

0 引 言

可變增益放大器(VGA)可以實(shí)現(xiàn)對不同幅度輸入信號進(jìn)行放大，廣泛適用在磁盤讀取驅(qū)動(dòng)電路[1]，電視調(diào)諧器[2]等寬輸入動(dòng)態(tài)范圍的系統(tǒng)中。在無線信號收發(fā)機(jī)的模擬前端和通訊AGC系統(tǒng)中，同樣起著至關(guān)重要的作用。

常見的VGA形式多樣。通過改變放大器等效跨導(dǎo)的方法，即改變流入負(fù)載的信號電流大小來改變增益，如Gilbert結(jié)構(gòu)電路[3] ，但其全差分的電路堆疊了多層管子，限制了輸出動(dòng)態(tài)范圍。可簡單地改變輸出電阻[4]，但此時(shí)輸出節(jié)點(diǎn)是放大器的主極點(diǎn)，輸出電阻的變化將引起帶寬大大變化。近來，有不少電路構(gòu)造指數(shù)規(guī)律VGA[5-6]，但電路相對復(fù)雜。

本文針對某超外差電視中頻接收機(jī)芯片中的前置可變增益放大器，構(gòu)造了一種由穩(wěn)壓源，VGA和控制電路組成的新電路結(jié)構(gòu)。該電路從電源電壓、動(dòng)態(tài)范圍、帶寬等關(guān)鍵指標(biāo)出發(fā)，具有高增益，大帶寬等特點(diǎn)，并保證了良好的線性度，而且在控制電路設(shè)計(jì)中還考慮了噪聲分配，提高了電路信噪比。結(jié)構(gòu)框圖如圖1所示。

圖1 整體電路框圖

1 電路設(shè)計(jì)與分析

1.1 穩(wěn)壓電路

為了避免外界電源波動(dòng)及溫度變化對MOS管漏源兩端電壓的影響，提高增益控制的準(zhǔn)確性，每級VGA設(shè)計(jì)配有獨(dú)立的穩(wěn)壓源。穩(wěn)壓過程是一個(gè)負(fù)反饋過程，利用調(diào)整管跨導(dǎo)的調(diào)節(jié)，使輸出維持在一定范圍內(nèi)，如圖2所示。

圖2中Q1，Q2構(gòu)成比較器，M3為調(diào)整管。當(dāng)外界電源擾動(dòng)或負(fù)載變化使Vout增大時(shí)，Vout的增加量通過電阻R2~R4取樣得到，Vref-Vb1值下降，比較器輸出減小，跨導(dǎo)gm3變小，迫使Vout降低，從而輸出穩(wěn)定的參考電壓。工作時(shí):

VoutR2+R3+R4(R3+R4)=Vin=Vref

Vout=R2+R3+R4R3+R4Vref=

9+9+39+3×2.3=4 V

為了消除放大器自激，在電路中加上C1=C2=1.25 pF。C1跨接在放大器M3兩端，形成密勒補(bǔ)償;C2在反饋回路中和R2并聯(lián)，形成超前補(bǔ)償[7]，有效保證相位裕度大于45°，提高反饋電路的穩(wěn)定性。另外加大了調(diào)整管M3的尺寸，使(W/L)3=10(W/L)1，2，保證其在最壞情況下極限參數(shù)都有充分的余量，保證電路正常工作。

圖2 基準(zhǔn)穩(wěn)壓電路

1.2 VGA電路

文獻(xiàn)[8]簡單采用多晶硅電阻和MOS管并聯(lián)的結(jié)構(gòu)，利用柵壓改變輸出電阻值。為了提高線性度和可控性，本文采用輸出電阻和射極電阻并存結(jié)構(gòu)，分別并聯(lián)上不同尺寸的管子P1~P5，N1~N6，結(jié)構(gòu)簡化如圖3所示。

圖3 單級VGA電路的示意圖

圖3中:

(W/L)P2>(W/L)P1，(W/L)N2>(W/L)N1

電路工作時(shí)以N管為例:開始VC=0，此時(shí)Vgs-Vth<0，所有N管截止。當(dāng)VC上升到剛好使0

Ron2=1μnCox(WL)(Vgs-Vth)

并聯(lián)在射極，使射極電阻Rs減小。當(dāng)控制電壓VC繼續(xù)上升時(shí)，N1管才導(dǎo)通，Rs進(jìn)一步減小。通過選擇管子寬長比，保證并聯(lián)電阻Ron2

Av=-β#8226;RCrbe+(1+β)#8226;Rs

VC增加時(shí)，N管逐個(gè)導(dǎo)通Rs減小，P管逐個(gè)截止RC變大，Av變大。因VC控制RC，Rs同時(shí)變化，可實(shí)現(xiàn)在較小范圍控制條件下實(shí)現(xiàn)較大輸出動(dòng)態(tài)范圍變化。

1.3 控制電路

為了盡量降低噪聲系數(shù)[9]，調(diào)整增益范圍，設(shè)計(jì)如下電路，產(chǎn)生互延遲的控制電壓V1，V2，從第二第三級起控，保證第一級處在較大增益處。如圖4所示。

圖4 延遲式控制電路

C1，C2分別經(jīng)Q5，Q4充電使VC1=VC2=Vb=4 V，當(dāng)Iin>0時(shí)，兩路分別和由Q8，Q7構(gòu)成的電流鏡形成放電回路，分流控制電容電壓值。電容電壓為:

VC1=V0+Is1C1t，Is1=Iin+IP1-IQ8

VC2  =V0  + Is2C2 t，Is21= Iin-IQ7 

P1，P2組成電流鏡給C1充電，減小分流帶來的影響，使Iin很小時(shí)，V1能基本維持不變，產(chǎn)生延遲作用。

電流鏡如下:

IQ7=(W/L)7(W/L)6Iin，IQ8=(W/L)8(W/L)6Iin

當(dāng)Iin足夠大時(shí)，電容電壓下降經(jīng)二極管Q5，Q4箝位，保持在0.7 V左右。為了控制輸入電流在一定范圍，可以選擇合適的電阻比值和電流鏡大小。偏置部分電路未畫出。

2 版圖設(shè)計(jì)和仿真結(jié)果

使用HSpice電路仿真軟件在UMC 0.5 μm BiCMOS工藝庫下仿真。在Vb=4 V下對控制電路進(jìn)行直流分析，圖5為控制電壓隨輸入電流大小變化關(guān)系圖。從圖中可看出，無放電回路時(shí)C1，C2充電在Vb=4 V，當(dāng)0V2;當(dāng)30 μA

圖5 控制電壓隨輸入電流變化關(guān)系圖

要求增益不大時(shí)，由二三級調(diào)節(jié)可得，當(dāng)增益要求更高時(shí)，第一級起控，以此加大放大器總增益范圍，達(dá)到寬范圍調(diào)節(jié)的目的。增益在66 dB范圍內(nèi)具有良好的線性度，見圖6。

圖6 增益隨輸入電流的變化關(guān)系圖

圖7 整體電路頻率響應(yīng)曲線

圖7為電路在5種不同輸入電流時(shí)的頻率響應(yīng)。當(dāng)輸入電流為0時(shí)，放大器處在最大增益處66 dB;輸入電流增加，控制電壓減小，增益減小;當(dāng)輸入電流超過60 μA時(shí)，Av下降到0 dB左右?？傇鲆孀兓洼斎腚娏鞒煞幢取Ｔ肼曄禂?shù)仿真不超過28 dB。

增益分配[10]對接收機(jī)來說很關(guān)鍵，設(shè)計(jì)要求最大增益為60 dB。本文采用三級差分放大器串聯(lián)組成，每級控制范圍20 dB左右，最高66 dB，最小帶寬為15~88 MHz，滿足設(shè)計(jì)指標(biāo)，見表1。

表1 設(shè)計(jì)指標(biāo)和仿真結(jié)果

minTypmaxreal

電源/V4.555.55

增益/dB6066—68

帶寬/MHz

—15—15

—80—88

噪聲FN/dB———28

3 結(jié) 語

本文針對某中頻接收機(jī)芯片設(shè)計(jì)需要，提出一種寬范圍VGA電路，通過控制和穩(wěn)壓模塊，進(jìn)一步提高增益動(dòng)態(tài)范圍和電路穩(wěn)定性。仿真結(jié)果表明放大器在70 μA控制條件下實(shí)現(xiàn)66 dB的增益線性寬范圍調(diào)節(jié)，性能滿足指標(biāo)，可投入實(shí)際生產(chǎn)。在其他寬范圍VGA應(yīng)用場合，此電路同樣適用。

參考文獻(xiàn)

[1]HARJANI R.A low power CMOS VGA for 50 Mb/s disk drive read channel[J].IEEE Trans. Cir. and Syst. II，1995，42(6): 370-376.

[2]金黎明，倪熔華，廖友春，等.一種全集成CMOS數(shù)字電視調(diào)諧器射頻前端[J].半導(dǎo)體學(xué)報(bào)，2008(6):1204-1209.

[3]顏永紅，蔣金枝，馬成炎，等.60 dB寬動(dòng)態(tài)自動(dòng)增益控制電路設(shè)計(jì)[J].電子器件，2008(3):875-878.

[4]李丹，閆濤濤，陳東坡，等.增益精確的可變增益放大器[J]. 現(xiàn)代電子技術(shù)，2009，32(12):4-7.

[5]熊元新，陳緒軒.一種新穎CMOS電流控制型可變增益放大器[J].電力學(xué)報(bào)，2008，23(5):365-367.

[6]WANG I-Hsin， LIU Shen-Iuan. A 0.18 μ CMOS 1.25 Gbps AGC amplifier[J].IEEE Transactions on Circuit and Systems II， 2008， 55(2): 136-140.

[7]康華光.電子技術(shù)基礎(chǔ)(模擬部分)[M].北京:高等教育出版社，1998.

[8]YOUN Y S， CHOI J H， CHO M H. A CMOS IF transceiver with 90dB linear control VGA for IMT2000 application[C]//Symp. on VLSI Circ. Kyoto: [s.n.]， 2003:131-134.

[9]高玉祥.彩電新技術(shù)原理及應(yīng)用[M].北京:機(jī)械工業(yè)出版社，2003.

[10]宋里瑾，齊建中.遙測接收機(jī)下變頻AGC環(huán)路的設(shè)計(jì)[J].論文與報(bào)告，2004(6):21-23.