摘 要:數(shù)字鎖相環(huán)作為廣泛應(yīng)用的一種頻率合成技術(shù)，相位噪聲是其關(guān)鍵的技術(shù)指標(biāo)。介紹數(shù)字鎖相環(huán)的關(guān)鍵組成部分，從數(shù)字鎖相環(huán)的相位噪聲分析模型出發(fā)，闡述各組成部分對相位噪聲產(chǎn)生的影響，并分析各部分關(guān)鍵指標(biāo)的選型依據(jù)，然后利用仿真軟件搭建仿真模型驗證分析結(jié)果。為數(shù)字鎖相環(huán)的設(shè)計，提高相位噪聲性能提供了參考依據(jù)。

關(guān)鍵詞:數(shù)字鎖相環(huán); 相位噪聲; 頻率合成器

中圖分類號:TN911文獻標(biāo)識碼:A

文章編號:1004-373X(2010)15-0047-03

Analysis of Factors Influencing Phase Noise in Digital PLL

YAO Guo-guo， LI Bao-sen

(China Air-to-air Missile Research Institute， Luoyang 471000， China)

Abstract: The digital phase-locked loop(PLL) is regarded as a widely-used technology for frequency synthesizing， in which the phase noise is a key performance index of digital PLL. The key components of the digital PLL is introduced. Proceeding from the phase noise of the digital PLL analysis model， the effect of the key components on the phase noise is elaborated and the foundation of the model selection for the key index is analyzed. The analysis result is verified with the simulation model built by the simulation software. The reference is provided for the design of digital PLL with better phase noise performance.

Keywords: digital phase-locked loop; phase noise; frequency synthesizer

0 引 言

相位噪聲作為頻率合成器的一項重要技術(shù)指標(biāo)， 其性能好壞直接影響了電子系統(tǒng)的性能。用這種信號不論做發(fā)射激勵信號， 還是接收機本振信號以及各種頻率基準(zhǔn)時， 這些相位噪聲將在解調(diào)過程中都會和信號一樣出現(xiàn)在解調(diào)終端， 引起基帶信噪比下降， 影響電子系統(tǒng)目標(biāo)的分辨能力。在通信系統(tǒng)中使話路信噪比下降，誤碼率增加，在雷達系統(tǒng)中影響目標(biāo)的分辨能力[1-2]。

數(shù)字式頻率合成器能提供長期頻率穩(wěn)定度與短期頻率穩(wěn)定度都比較高、雜波少的信號輸出，而且波道數(shù)目多、體積小、易于數(shù)字化和集成化。數(shù)字鎖相環(huán)構(gòu)成的數(shù)字式頻率合成器是目前通信、儀表、雷達等電子技術(shù)中廣泛應(yīng)用的一種頻率合成技術(shù)[3]。研究低相位噪聲、高可靠性頻率合成器是系統(tǒng)發(fā)展的重要方向。研究數(shù)字鎖相環(huán)的相位噪聲影響因素，對于改善相位噪聲，提高系統(tǒng)性能具有重要意義。

1 相位噪聲分析

數(shù)字鎖相環(huán)頻率源的基本組成主要有:參考源、數(shù)字分頻器、鑒相器、環(huán)路濾波器、壓控振蕩器(VCO)等組成[4]。與模擬鎖相環(huán)路相比，數(shù)字鎖相環(huán)頻率源只是在環(huán)路中插入了一個÷N數(shù)字分頻器，它的作用是對壓控振蕩器的輸出信號進行數(shù)字分頻，分頻比可隨實際需要確定。

1.1 相位噪聲模型分析

鎖相環(huán)中的分頻器、鑒相器、振蕩器等基本電路都會不同程度地引入噪聲到鎖相環(huán)系統(tǒng)中。噪聲和干擾具有隨機性，具體分析計算非常困難，雖然可以借助ADS等仿真軟件進行分析，但也必須借助鎖相環(huán)的相位模型來研究。

數(shù)字鎖相環(huán)相位噪聲模型如圖1所示[5-6]。

圖1 數(shù)字鎖相環(huán)的相位噪聲模型

圖1中:Kd為鑒相增益;F(s)為環(huán)路濾波器的傳遞函數(shù);KVCO為壓控振蕩器的調(diào)諧靈敏度;

Sφi(f)為參考源本身的噪聲經(jīng)參考分頻R倍后，在環(huán)路輸入端的等效相位噪聲;

Sφf(f)為參考分頻器所引入的觸發(fā)相位噪聲;

Sφp(f)為鑒相器的相位噪聲和環(huán)路內(nèi)放大器的相位噪聲;

Sφn(f)為可變分頻器的觸發(fā)相位噪聲;

SφVCO(f)為壓控振蕩器開環(huán)的相位噪聲;

Sφo(f)為環(huán)路輸出的相位噪聲。

由輸入端的參考源引起的輸出相噪為:

Sφoi(f)=N2H(jω)2Sφi(f)

(1)

由參考分頻器Sφf(f)引起的輸出相噪為:

Sφof(f)=N2H(jω)2Sφf(f)

(2)

由Sφp(f)引起的輸出相噪為:

Sφop(f)=N2H(jω)2Sφp(f)/K2d

(3)

由Sφn(f)引起的輸出相噪為:

Sφon(f)=N2H(jω)2Sφn(f)

(4)

由Sφvco(f)引起的輸出相噪為:

SφoVCO(f)=He(jω)2SφVCO(f)

(5)

則環(huán)路輸出總的相位噪聲為:

Sφo(f)=Sφoi(f)+Sφof(f)+Sφop(f)+

Sφon(f)+SφoVCO(f)=

[Sφi(f)+Sφf(f)+Sφp(f)/K2d+Sφn(f)]#8226;

N2H(jω)2+He(jω)2SφVCO(f)

(6)

從式(6)看出，由于Sφi(f)，Sφf(f)，Sφp(f)/K2d，Sφn(f)四種相位噪聲要經(jīng)過環(huán)路閉環(huán)頻率特性H(jω)2的過濾作用，才能到達輸出端，因H(jω)具有低通特性，所以，把這類噪聲通稱為低通型相位噪聲;而SφVCO(f)要經(jīng)過環(huán)路誤差頻率特性He(jω)的過濾才能從環(huán)路輸出，由于He(jω)具有高通特性，所以把SφVCO(f)稱為高通型相位噪聲。

由以上分析可知，在環(huán)路帶寬內(nèi)，鎖相環(huán)的噪聲主要由輸入信號源、鑒相器、分頻器N的噪聲決定。而在環(huán)路帶寬以外，鎖相環(huán)的噪聲主要由VCO的噪聲決定[7]。環(huán)路對帶內(nèi)噪聲呈現(xiàn)低通特性，為了有效地濾除低通型噪聲，需要環(huán)路的帶寬取的越窄越好;但環(huán)路對VCO噪聲呈高通特性，要濾除高通型噪聲，則要求環(huán)路帶寬越寬越好。顯然，從要求輸出相位噪聲最小的角度出發(fā)，存在著環(huán)路帶寬和最佳參數(shù)的選擇問題[8]。

1.2 參考源的相噪分析

利用數(shù)字鎖相環(huán)路倍頻時，理論上是參考源晶振經(jīng)鎖相環(huán)路倍頻N/R倍，相位噪聲惡化應(yīng)為20log(N/R)，但工程應(yīng)考慮分頻器R為數(shù)字計數(shù)分頻器，數(shù)字電路對相位噪聲將會帶來額外的惡化，從而抵消了分頻對相位噪聲的優(yōu)化，計算相位噪聲惡化的公式如下[9]:

L(dB)=20log[fo/(fosc/R)]=

20log(fo/fpd)=20log N(dB)

(7)

式中:fo為輸出頻率;fpd為鑒相頻率;

N為環(huán)路分頻比;R為參考源預(yù)分頻比;

fosc為參考源晶振的頻率。

如某系統(tǒng)要求鎖相環(huán)路輸出:4～5 GHz，5 MHz頻率步進的寬帶信號，帶內(nèi)相位噪聲小于-80 dBc/Hz@10 kHz。環(huán)路的鑒相頻率應(yīng)選擇為5 MHz的整數(shù)分頻，若選用參考源晶振為50 MHz，鑒相頻率為2.5 MHz，當(dāng)輸出5 GHz時，對于參考源晶振的相噪，相位噪聲惡化:20log(5 000/2.5)=66 dB。為滿足系統(tǒng)相位噪聲指標(biāo)要求，選用的參考源晶振的相位噪聲應(yīng)滿足:小于等于-80-66=-146 dBc/Hz@10 kHz。

1.3 鑒相器的相噪分析

另外，鎖相環(huán)路中的鑒相器有一定的噪聲基底，對于鑒相器產(chǎn)生的噪聲，帶內(nèi)相位噪聲的估算公式如式(8)所示[10]:

Lo(1 Hz)=Lfloor+20log(fo/fpd)+10logfpd=

Lfloor+20log N+10log fpd

(8)

式中:Lfloor為1 Hz帶寬內(nèi)的鑒相器的噪聲基底;

fo為輸出頻率;

fpd為鑒相頻率;

N為環(huán)路分頻比。

按照式(8)計算，當(dāng)鎖相環(huán)輸出5 GHz時，理論上環(huán)路帶寬內(nèi)最差相位噪聲為:

Lfloor+20log(5 000/2.5)+10log(2 500 000)

=Lfloor+130 dBc/Hz

為滿足相位噪聲小于-80 dBc/Hz@10 kHz的要求，鑒相器的噪聲基底Lfloor應(yīng)滿足Lfloor<-130-80=-210 dBc/Hz。

1.4 VCO的相噪分析

VCO的噪聲也會影響帶內(nèi)尤其是帶寬附近的噪聲，特別在VCO的噪聲性能較差的時候。這是由于VCO的噪聲傳遞函數(shù)在環(huán)內(nèi)是遞增的，而VCO的噪聲在帶內(nèi)是遞減的，這樣二者相乘使得 VCO 在帶內(nèi)的相位噪聲貢獻不再被很快抑制，因此會疊加到帶內(nèi)的噪聲上，一定程度上惡化帶內(nèi)噪聲。

若要對環(huán)路帶寬外和環(huán)路帶寬內(nèi)的噪聲都得到相對合理的抑制，環(huán)路帶寬應(yīng)選擇在參考源經(jīng)N2倍增后的噪聲功率譜與壓控振蕩器VCO的噪聲功率譜的交叉點比較合適。

若在該系統(tǒng)中選用的參考源晶振相噪指標(biāo)為:小于等于-85 dBc/Hz@10 Hz，小于等于-115 dBc/Hz@100 Hz，小于等于-140 dBc/Hz@1 kHz，小于等于-148 dBc/Hz@10 kHz;VCO的相位噪聲指標(biāo)為:小于等于-75 dBc/Hz@10 kHz，小于等于-106 dBc/Hz@100 kHz，小于等于-125 dBc/Hz@1 MHz，小于等于-130 dBc/Hz@10 MHz;當(dāng)輸出頻率為5 GHz時，相對于參考源晶振的相噪，相位噪聲惡化:20log(5 000/2.5)=66 dB。將參考源晶振噪聲、VCO噪聲、經(jīng)N2倍增的參考晶振噪聲繪制到如圖2中，若環(huán)路帶寬選擇在圖中交叉點附近，鎖相環(huán)路可得到較好的輸出噪聲。從圖2中可以看出交叉點在30 kHz附近。

圖2 環(huán)路帶寬最佳選擇的輸出相位噪聲譜

2 仿 真

選用ADI公司的ADF4106作為數(shù)字鑒相器，該鑒相器的噪聲基底為-216 dBc/Hz，可以滿足系統(tǒng)指標(biāo)要求。利用ADI公司的ADIsimPLL軟件分別建立參考源晶振的模型，VCO模型，環(huán)路濾波器選擇有源環(huán)路濾波器，環(huán)路帶寬選取30 kHz，建立數(shù)字鎖相環(huán)的仿真模型[11]，圖3是數(shù)字鎖相環(huán)路的原理框圖。

圖3 數(shù)字鎖相環(huán)路原理框圖

在輸出頻率為5 GHz時，通過ADIsimPLL軟件仿真得到相位噪聲特性，如圖4所示。

通過圖4中相位噪聲特性可以看出，輸出頻率為5 GHz時，數(shù)字鎖相環(huán)路的相位噪聲在10 kHz時仿真結(jié)果為-87 dBc/Hz左右，是可以滿足要求的。通過實際電路驗證，在數(shù)字鎖相環(huán)輸出5 GHz時，實際相位噪聲為-84 dBc/Hz@10 kHz，與仿真結(jié)果基本是相符合的。

圖4 輸出5 GHz時的相位噪聲特性

3 結(jié) 語

通過分析，可以知道數(shù)字鎖相環(huán)相位噪聲的主要來源為:輸入信號源、鑒相器、壓控振蕩器、環(huán)路濾波器等。本文重點研究了環(huán)路各器件對輸出信號相位噪聲的影響，并對主要器件的關(guān)鍵指標(biāo)的選型進行了分析，利用仿真軟件搭建仿真模型驗證分析結(jié)果，對于設(shè)計數(shù)字鎖相環(huán)，保證關(guān)鍵指標(biāo)相位噪聲性能的實現(xiàn)提供了參考依據(jù)。

參考文獻

[1]賈群.頻率合成器的相位噪聲分析[J].電子科技，2009，22(2):40-43.

[2]陳剛.鎖相環(huán)路的相位噪聲分析[J].機械與電子，2009(3):112-113.

[3]袁雪林，張洪德，朱暢，等.一種改善頻率合成器相位噪聲的方法[J].現(xiàn)代雷達，2008，30(4):85-87.

[4]高峰.數(shù)字鎖相環(huán)頻率源相位噪聲分析[J].艦船電子，2004，27(1):41-43.

[5]楊沛，張磊，王平連，等.鎖相環(huán)相位噪聲的研究與仿真[J].電子測量技術(shù)，2003，32(4):35-37.

[6]張貴福，王凌，唐高弟.數(shù)字化頻率綜合器的相位噪聲分析與估算[J].信息與電子工程，2003，1(4):277-280.

[7]李仲秋，曾全勝.鎖相環(huán)相位噪聲與環(huán)路帶寬的關(guān)系分析[J].現(xiàn)代電子技術(shù)，2009，32(14):132-134.

[8]毛武軍.利用CAD設(shè)計空空導(dǎo)彈雷達導(dǎo)引頭頻綜器[J].航空兵器，2003(5):5-8.

[9]徐毅，仇洪冰，劉爭紅.基于相位噪聲分析的微波跳頻頻率合成器設(shè)計[J].計算機工程與科學(xué)，2009，31(6):150-152.

[10]周建，張玉興.Ku波段低相噪頻率源的研制[J].現(xiàn)代電子技術(shù)，2007，30(23):85-87.

[11]王志猛，郭俊棟，周以國.C波段數(shù)字鎖相頻率合成器的設(shè)計[J].科學(xué)技術(shù)工程，2009，13(9):3813-3816.